Gast
#387600
Hallo, ich mache echt Fortschritte mit dem FPGA & VHDL, vergangene Nacht habe ich das BRAM zum laufen gebracht :-). Mit meinen eigenen Libs klappts mittlerweile auch super... Als nächstes kommt der DCM dran, da geht wohl das WE drauf... Aber mal eine Zwischenfrage zum Simulator, ich finde keine Möglichkeit Signale direkt im Simulator anzuschauen. Ich kann immer nur ports anschauen Z.B.: signal EN: std_logic := '1'; -- Sehe ich im Sim nicht Das Signal EN würde ich gerne im Simulator anschauen. Ich muss dass immer so umständlich machen, indem ich das Signal auf einen Port mappe. Ein Port wird ja automatisch im Simulator abgedatet. Ihr habt bestimmt eine Idee wie das eleganter funktioniert, Sebastian