for schleife ?

chris Gast 20.04.2006 13:52 #388128

Lesenswert?

•

hallo,

ich würde gern wissen wie ein for schleife synthetisiert wird ?

wenn eine Schleife von 0-10 laufen soll, wird dann 10 mal das netzwerk
das in der for schleife beschrieben wird parallel erzeugt,(und werden
alle 10 fälle in einem Takt abgearbeitet) oder wird das netzwerk einmal
erzeugt und die schleife braucht dann eben 10 Takte bis sie durch ist ?
  Chris

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat

Ines Gast 20.04.2006 14:03 #388129

Lesenswert?

•

▲
▼

Hallo Chris,

das Netzwerk wird 10 mal parallel erzeugt und damit auch parallel
durchlaufen.

Gruß
Ines

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

Xenu Gast 20.04.2006 14:13 #388130

Lesenswert?

•

▲
▼

Eine for-Schleife in VHDL ist quasi nur eine Makroexpansion, welche es
Dir erspart, Sachen x-mal hinzuschreiben.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

chris Gast 20.04.2006 14:19 #388131

Lesenswert?

•

▲
▼

Danke Ines,

gibts dazu irgendwo Infos im Netz wie die ganzen Schleifen
synthetisiert werden ?

Hat mir aber auch schon so geholfen ;-)

  Chris

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

Ines Gast 20.04.2006 14:43 #388132

Lesenswert?

•

▲
▼

Schau mal unter

  http://mikro.ee.tu-berlin.de/~kds/text_all.pdf ("Schaltungsdesign
mit VHDL" von Gunther Lehmann, Bernhard Wunder, Manfred Selz)

Teil C "Anwendung von VHDL", Kapitel 2.3 und 2.4 "Synthese von ...
Schaltungen" nach. Da sind Syntheseergebnisse verschiedener
Beschreibungen anhand von Beispielen erklärt.

Ines