Gast
#388177
Hallo, so jetzt kann ich so ziemlich alles was man für ein richtiges FPGA Projekt können muss :-). DCM, BLOCKRAM, eigene RS232, Synchrones Programmieren, Testbenches schreiben, ModelSim-Projekte anlegen, Do-Files.... So ein vorerst letzter Schritt fehlt mir jetzt noch. Wie verbinde ich die VHDL Module am elegantesten. Ich brauche für mein Projekt den BlockRAM, meine RS232, Lauflicht... Ich möchte aber nicht alles in ein VHDL-Modul schreiben, wird 15 Seiten lang (total unübersichtlich). Sondern alles, wie auch in C, in separate Blöcke belassen. Muss ich dazu aus dem BlockRam, RS232, Lauflich etc. jeweils ein Package greieren? Und dann strukturell mein Projekt in einem VHDL-Modul zusammenbauen??? Danke für Eure Meinungen und Empfehlungen, Sebastian