Spartan 3: Anfängerfragen

OK, nach ein paar Stunden hab ich verstanden, was "wait-statement nicht
synthetisierbar" bedeutet. Weitere Fragen bleiben aber noch offen.

Beim FPGA gibt es keine vorgegebenen Taktfrequenz. Für jedes Design gibt
es eine maximale Taktfrequenz.
Je nachdem wie stark die interne Logic verschachtelt ist, hat man
längere Durchlaufzeiten und das Design kann nur mit einem langsameren
Takt betrieben werden.
Der Unterschied zwischen den speed-grades ist, daß speed-grade -5
schneller ist. Das heißt die interne Logik arbeitet schneller und man
kann ein Design, das man einen Baustein mit speed-grade -5 lädt,
schneller takten als in -4.
Die Werte für die maximale Taktfrequenz eines Designs erhält man aus
den Reports des Place&Route.

14 Bit PWM mit 200 KHz benötigt eine Taktfrequenz von 200 KHz x 14 =
2.8 MHz. Das ist langsam für ein FGPA und sollte locker erreichbar
sein.

14 Bit PWM mit 200 kHz benötigt 200kHz * 2^^14 = 3.2 GHz. Ist nicht mehr
ganz so einfach. Habe aber erst vor kurzem in IEEE eine Lösung mit
Ringzähler gesehen.

Mfg Michael

OK, vielen Dank. Ich habe mir gedacht, dass wenn ich zum Beispiel ein
clock-signal mit X MHz im FPGA haben kann, das durch XMHz Taktung
bestimmt ist, dann kann ich auch A Bit PWM-Signal mit Frequenz Y
erzeugen kann, so dass gilt X=Y*(2^A).

Anscheinend ist da nicht so einfach und das ist von dem Design
abhängich ist. Aber warum ist das so, verstehe ich erstmal nicht.

Hab mir Synthesis Report und Clock und Place&Route Report angeguckt. So
wie ich das verstanden habe, da sind die Verzögerungen zwischen dem
Eingangs- und Ausgangssignalen für jeden logischen Pfad angegeben. Das
hat aber mit Erzeugung eines Clock-Signals nichts zu tun.

Der Spartan 3 kann keinen Takt herbeizaubern. Er braucht einen Takt an
einem Clock Eingang, den er dann intern weiterverarbeiten kann. Das
Spartan3 Starter Kit hat beispielsweise einen 50Mhz Quarzoszillator auf
dem Board, der an das FPGA angeschlossen ist. Damit kann man dann seine
Schaltung im FPGA zB direkt mit 50Mhz takten. Man kann die 50Mhz aber
auch in einen Digital Clock manager im Spartan stecken und dadurch nen
anderen Takt erzeugen. und diesen dann verwenden.

ich habe spartan 3FPGA als ein Register programmiert, habe das Code aud
dem FPGA geladen hat es funkionniert, aber nicht im Dauerbetrieb. D.h.
wenn ich das Ding nochmal aus- und wiedereinschalte geht das weg und
bleibt nur das vorherige Code laufen. ich habe das mit dem Toolbox ISE
Webpack gemacht und vielleicht habe irgendwas vergessen, was das
Platform Flash.....?
könnte jemand mir behilflich sein und das ganze erklären, wie man das
mit dem ISE-Webpack richtig macht? andere Tutorial oder ähnliche wären
auch hilfreich. Danke

to Matthias

Danke. Ich habe schon alles gefunden, was Clock-Erzeugung betrifft.

versuchs mal mit nem Flash, da der FPGA seine Daten verliert beim an- u.
ausschlaten.

Hi,

weiß zufällig jemand wo es ein Datenblatt zu dem 50 Mhz Oszillator 
"2BC3AE"
gibt?

Konnte bei google nichts finden und bin hier gelandet.

Hat 4 pins in quadratischem Metallgehäuse, wohl für gnd, vcc und 
Ausgang,
wär auch cool wenn mir jemand die Pinbelegung sagen könnte.

Gruß

Daniel