Was is eigentlich mit deiner FPGAKueche passiert? Ist gar nicht mehr
erreichbar...
Das Problem bei der dyn. Rekonf, die nur mit dem Modular Design Flow
funzt (XMDF), ist, dass im Top Level nur die Module und etweige
benötigte Clockressourcen (DCM, Buffer) vorhanden sein dürfen.
Ich hab nun das Problem, dass am Ende beim Final Assembly (Verbinden
der Einzel-Bitstreams zu einem gesamten) ein paar Signale nicht
geroutet werden können. Und da hab ich mir gedacht, dass man vielleicht
auch den RAM genau platzieren sollte, weil man das bei anderen
Primitiven auch machen sollte.
Aber vielleicht erledigt sich das sowieso in den nächsten Tagen, es
gibt da von Xilinx ein Update für die ISE extra für die partielle dyn.
Rekonf, das spielen wir die Woche drauf.
Das Problem mit den "SplitRoutableLoadPins" liegt nämlich auch noch
in der Luft, da warten wir auch erstmal auf das Update, bevor wir den
Support "belästigen" ;-)
UPDATE: mit dem kompletten Pfad für die RAMs scheint das Constraint zu
funzen :-)