Spartan 3 PLL

@kest

ich hab zwar immer noch nichts mit den dcms des spartan 3 gemacht, aber
war das nicht so das der nur vielfache von 90 grad machen konnte ?!
ansonsten würd ich sagen (wenns denn geht) den takt zu verachtfachen
(360 / 8 = 45) und das ganze über zähler & logik erzeugen.
hab aber mit den clock-basteleien noch nicht soviel gemacht.

gruß
rene

Nee, über Zähler geht es nicht :-/

Es scheint so, als ob die PLL nicht einrastet oder so... kein Wunder,
dass ich auf Xilinx schlecht zu sprechen bin, wenn das nur nur ab und
zu geht :-(

Kest

ich antworte mir selbst ;-)

Es ist halt bei Xilinx so :-o Habe mit jemanden gesprochen, der sich
damit auskennt ;-) DCMs werden ständig nachgeregelt, was ab und zu zu
Fehlern führt -- also: vorsicht geboten :-/

Kest

Hi!

Also ich hatte sowas ähnliches:
eingabe 50mhz
ausgabe 20mhz

Wenn ich nun die 50mhz noch intern verwendet habe hat die dcm
nur noch murks gemacht. auf der 20mhz leitung kam alles mögliche an
Erst als ich die 50mhz NUR als dcm input hatte und meine 50mhz nach der
dcm (glaub es war clkfx oder so)
abgegriffen habe lief es stabil.
Auch diverses rumprobieren mit zusätzlichen manuellen buffern hat
nichts gebracht...

hast du die 50mhz noch woanders benutzt ?

bye, Simon

Nein, 50 MHz benutze ich gar nicht...

aber okay, ich habe mich damit abgefunden. Ist halt blöd, wenn man ewig
da sitzt und rumprobiert, dabei ist das wohl ein "bekanntes" Problem
:-@

Kest

hast du mal die locked und status flags ausgegeben ? also zb auf ne led
legen oder so...
und wartest du bis die dcm gelockt ist ?
(entweder im vhdl code oder per startup option wie es der coregen auch
vorschlägt wenn man das locked signal wegclickt)

Bye, Simon

Nein, ich warte da nicht (und gebe nichts aus)... wieso sollte ich
auch?

Ich stelle im Coregen die Phase ein und erwarte, dass sie auch stimmt.
Ob sie nach dem Starup ein Paar ms stimmt oder nicht, ist mir erstmal
egal, aber dann?

Kest