Gast
#6875777
Hi! Seit Wochen beschäftige ich mich mit Microstrip- und Stripline-Matching. Aber je mehr ich lese und rechne, desto verwirrender wird das. Da haben sich ein paar Fragen ergeben. Ich benötige etwas Licht im Dunkeln. Impedanzen mit klassischen (lumped) Elementen sind bekannt und bereiten mir keine Mühen. Je nach dem, was und wie angepasst werden soll, eben LC L-Glied oder Pi. Oder wenn es sehr breitbandig eben soll ein mehrfaches PI-Glied. Über die S-parameter oder den Umweg über das Lumped-Model (+ Normalisierung der C/L-Werte) lassen sich dann über Leiterbahnbreiten (und deren Impedanzen) Ersatz Cs und Ls in Stripline berechnen. Aber irgendwie erscheint mir das... eher eine Frickellösung zu sein. So wie sich mir das erschließt: mit dem Strip direkt am Gate kompensiere ich -j des Gates weg, so, dass rein R überbleibt. Im Anschluss transformiere ich dann mit einer ¼ Lambda-Line auf meine Zielimpedanz (50R). Wenn ich noch mit einem C in Serie DC entkoppelt mag, lass ich die ¼ Lambda-Line um den Betrag des Serien-Cs induktiv sein. Done. Allerdings bekomme ich die Formel (TL Matchline.jpg) nicht nach l(β) umgestellt. Oder es kommen unsinnige Dinge bei heraus. Wie schaut diese Formel aus, wenn man an die 1/4 Lambda zur Transformation noch zusätzlich j rausmatchen möchte? Wenn wer gute Literatur (gedruckt oder PDF) kennt. Gerne her damit. Mir fehlt einfach praktisches Material, bei dem ich auch meine Rechenwege gegenprüfen kann. Ohne das Wissen, dass ein Weg richtig ist, komme ich nicht weiter. Mir scheint als gäbe es beim Thema TL Matching unendlich viele Lösungen und Wege. Auch Mischungen aus Stepped (TL) und lumped. Je nachdem wie praktikabel/groß die Bauteilwerte ausfallen. Schwer wird bei dem verstehen schon existierender Lösungen. Mir ist nicht immer klar wie sich was umsetzt. Folgende Beispiele. TL Match 1.jpg TL3 ist ein SHORT(?) Stub und damit induktiv, kompensiert also -j vom LDMOS? transformiert zusätzlich etwas oder nicht? TL2 ist 1/4 Lamda match und transformiert dann vom R (von TL3) auf 50R? TL Match 2.jpg - hier und da sah ich einen ganzen Batzen an Cs direkt am Gate. Das Gate ist meistens eh schon (im nF Bereich) kapazitiv. Mir erschließt sich diese Lösung nicht. Geht es hier darum C auf einer Seite zu erhöhen um dann im Pi-Glied ein möglichst hohes Q und Schmalbandigkeit zu erreichen? TL Match 4.jpg - erschließt sich mir nicht im Geringsten. TL Match 4.jpg - ganz anders betrachtet... kann es sein, dass die ausladenden Flächen am Gate zwei seitliche, OPEN Stubs sind? Das wäre dann jedoch wieder eine zusätzliche Kapazität? Stub Transform.jpg - ich laß, dass aus OPEN Stubs, die in Serie geschaltet werden, dann SHORTED Stubs werden. Der Stub ist am Ende jedoch nicht komplett SHORT, sondert sieht ja Z von dem, was hinten dranhängt. Wie verhält sich das? Feed.jpg - Hier und da war zu lesen, dass die Feedline für Bias/Drain 1/4 Lambda haben sollte. Also ja, 1/4 transformiert hat von niederohmig nach hochohmig, aber ist das hier der Grund? Für gewöhnlich soll XL der speisenden Induktivität ja grob das 10-fache vom RL (also Widerstand an Source) sein. Danke! :)






