Gast
#413659
Moin, ich entwerfe gerade eine Platine mit einem FPGA, SDRAM und eingen Sensoren für relativ hohe Frequenzen. (25MHz - 133MHz) Nun kann ich ja bei einem FPGA die Pins relativ willkürlich belegen und habe dies nun so getan, dass ich möglichst wenig Vias habe, aber dafür die einzelnen Busse über eine etwas längere Strecke parallel neben einander auf dem Top-Layer führe. Ist das aus EMV-Gesichtspunkten günstig? Ich habe gelesen, dass es nicht so kritisch sei, wenn unter den hochfrequenten Leitungen direkt ein zusammenhängernder GND-Layer liegt. Ist das richtig? Muß er direkt darunter liegen oder ist es bei Multilayern immer besser, ihn in die Mitte zu setzen (oder zwei unter beiden die Außenlagen und dafür den Versorgungs- und ein Routinglayer in die Mitte)? Ist es günstig, dass SRAM direkt unter das FPGA zu legen? Danke, Jörn