Gast
#418014
Hallo,
wenn ich mein Design synthetisiere, dann erhalte ich beim Mappen
folgende Fehlermeldung:
WARNING:Pack:249 - The following adjacent carry multiplexers occupy
different slice components. The resulting carry chain will have
suboptimal timing.
Toplevel_Result<0>1cy
Toplevel_Result<1>1cy
Das Design funktioniert, trotzdem würde ich diese Warnung gerne
beheben. Daher die Frage, kann mir irgend jemand sagen was die ISE 8.1
von Xilinx damit meint und wie ich dies beheben kann?
Freue mich auf Eure Rückmeldungen...