Gast
#432697
Hallo, ich hab ein klitzekleines Problem. Ich hab hier mehrere Module, die zu Testzwecken und zur Charakterisierung auf verschiedenen FPGAs implementiert werden sollen. So weit so gut, das klappt auch alles ganz gut. Nur versucht der Mapper bei sequentiellen Modulen die Register in die I/O-Pads zu mappen. Das ist aber eher unerwünscht, das heisst, ich will ihn "zwingen", alle Register mit Slice-FFs zu realisieren. Kennt jemand eine Lösung für dieses Problem? Mit "Pack I/O Registers/Latches into IOBs = OFF" hab ich es schon probiert, bringt leider nichts. Danke für etweige Tipps. T.M.