Ich bin quasi Anfänger und Hobbyist beim Thema Platinenlayout. Vor mir liegt eine Platine einer Kamera vom Typ Canon EOS 550D.
Dort haben einige SMD auf der Platine - nahe der Lötstellen - eine Art Strich, meist einseitig.
Eine Vermutung war, dass es auf die Polarität hinweisen soll. Was aber durch einzelne Bauteile, die beidseitig diese Markierung haben, nicht passen will.
Was ist der Sinn und Zweck dieser Striche? Und wie nennt man so was im Jargon?
Sieht interessant aus. Hab ich auch noch nicht gesehen.
Meine Vermutung wäre jetzt, die thermische Wärmeabfuhr durch die großen
Kupferflächen zu verringern, um die Lötergebnisse zu verbessern.
ich glaube eher, es geht hier um die Stromsteuerung, man versucht die Ströme durch den Kondensator zu "leiten" anstatt drumherum durch die Fläche,
das wäre meine Annahme, aber Wärmefallen sind genau so möglich und auch eher hier der wahrscheinlichere Grund.
Die Schaltung im Anhang soll genau das machen, ich will den Strom durch die TVS Diode und den ESD Kondensator zwingen, habe auch auch Wärmefallen im Layout.
Thermals verbessern die Lötbarkeit: Die großen Kupferflächen heizen sich langsamer auf, dadurch schmilzt potentiell das Lot auf den Pads, die an den dünnen Verbindungsleitungen hängen, schneller. Wenn du jetzt Pech hast, zieht das geschmolzene Lot durch seine hohe Oberflächenspannung das Bauteil in die Vertikale, was gerade dann gern passiert, wenn es auf der anderen Seite noch nicht geschmolzen ist. Der Effekt nennt sich "tombstoning" und ist natürlich ein echtes Problem.
Daher werden gerne für Bauteile, die nicht warm werden und keine besondere Wärmeableitung benötigen, entsprechende thermal pads verwendet. Der Stromfluß wird dadurch natürlich auch ein wenig eingeschränkt, das ist aber in den meisten Anwendungen egal.
Die Idee, durch absichtlich schlechtes Layout den Strom irgendwohin zu "zwingen," um irgendwelche Aspekte zu verbessern, sollte man aber direkt wieder vergessen.
Es gibt Thermalpads. Die werden eingesetzt, wenn THT-Bauteile einseitig direkt mit GND verbunden werden. Und es gibt Thermalvias für Leiterbahnen die als Durchkontaktierung von der Oberseite mit der GND-Fläche auf der Bottom-Seite verbunden werden.
Was ist der Sinn und Zweck dieser Striche? Und wie nennt man so was im
Jargon?
Sieht sehr merkwürdig aus – ich mache manchmal auch ein paar wenige Thermale von Hand auf meinen Platinen, weil es besser in das Gesamtkonzept passt, diese sehen aber etwas anders aus.
Danke für die Antworten
Und wieder was gelernt: Wärmefalle.
Das sind aber keine, denn dafür ist die Kupferverbindung zwischen Pad
und Kupferfläche viel zu breit.
In diesem Fall vermute ich, dass die Layout-Software diese automatisch
verteilt. Siehe Bild. <g> Solche Scherze kommen aber nicht zu häufig
Wenn es Wärmefallen sein sollten, hat der Layouter vermutlich die
Parameter für die automatische Erzeugung falsch eingestellt.
Lass dir gesagt sein, daß dein Eagle nicht der Weisheit letzter Schluß ist. Wärmefallen stören die Wärmeabfuhr der Bauteile und sind auch hinsichtlich der elektrischen Anbindung nicht vorteilhaft. Daher ist es eigentlich sinnvoll, die nicht überall möglich aggressiv hinzuklatschen, sondern genau so zu verwenden und zu dimensionieren, daß sich mit dem gewählten Prozeß die Lötbarkeit sicherstellen läßt.
Beachte, daß in Kameras viele Flex- und Rigid-Flex-Boards eingesetzt werden mit entsprechend dünner Kupferschicht, deren Wärmeleitung dementsprechend nicht so gut ist. Dort sieht das Layout dann vielleicht ein wenig anders aus als dir dein Eagle das mit Standard-Einstellung macht.
Du kannst schon davon ausgehen, daß in diesen Produkten entsprechende Optimierung stattgefunden hat, um sie zuverlässig und mit möglichst wenig Ausschuß zu fertigen. Der Layouter hat also entgegen deiner Behauptung sehr viel Ahnung.
Es könnte auch um Strombarrieren und niedrige Impedanzen gehen, es könnte aber auch einfach nur von einem China-Möchtegern-Designer stammen, dem nichts anderes eingefallen ist, oder die Ausgeburt eines Programms sein, das solche relativ simplen Thermale, die nur aus Linien erstellt werden, auf die Platine automatisch setzt. Bei abgerundeten Formen mit Stegen und möglichen Rundungsfehlern ist das nämlich alles gar nicht so einfach, es später in die Gerberdaten vernünftig einzubetten – die Software muss hier sehr viel beachten und optimieren, schafft es trotzdem nicht immer gut – der Mensch kann bei manchen Aufgaben besser eine Entscheidung treffen oder eine triviale Lösung finden. Ohne weitere Informationen sind das aber alles nur Spekulationen und werden es vermutlich auch bleiben – die Zeit, die man für dieses dann sinnlose „Rätseln” opfert, sollte man lieber für wichtigere Sachen beim Entwerfen einer Platine für normale Anwendungen einsetzen und da gibt es so einiges, was man lernen und beachten könnte und auch sollte – es lohnt sich und wird mit der Zeit auch entsprechend belohnt, wenn man an den richtigen, fundierten Informationsquellen dranbleibt.
Die großen Kupferflächen heizen sich
langsamer auf, dadurch schmilzt potentiell das Lot auf den Pads, die an
den dünnen Verbindungsleitungen hängen, schneller. Wenn du jetzt Pech
hast, zieht das geschmolzene Lot durch seine hohe Oberflächenspannung
das Bauteil in die Vertikale, was gerade dann gern passiert, wenn es auf
der anderen Seite noch nicht geschmolzen ist. Der Effekt nennt sich
"tombstoning" und ist natürlich ein echtes Problem.
Komisch. Was mach ich falsch, wenn ich Tombstones nur in der anderen Richtung habe, das Teil also auf der (Thermals-Freien) Massefläche sitzt?
Ca. 1% aller LPs, mehrere hundert 0402er Kondensatoren pro LP, und entweder liegen alle oder ein Großteil steht hoch. Sehr spezielle LP, recht dick, viele Lagen, dickes Kupfer. Gefertigt alles direkt hintereinander.
Die Dinger heißen im Englischen "Thermals", und es geht dabei um die Löcher um das Loch bzw. Pad, bzw. genauer die kurzen Stege, die als Wärmebremse funktionieren.
Ein Thermal-Pad ist meist unter einem Chip und dient der Wärmeabfuhr aus eben diesem, z.B. bei QFN oder PowerSO8.
Der Layouter hat also entgegen deiner
Behauptung sehr viel Ahnung.
Ich kenne diese Löcher aber auch von LPs, bei denen der Layouter Flächen nicht mit einem Polygon automatisch vollmalen lässt, sondern aus Unwissen selber Flächen zeichnet, mit endlosen Mengen an Rechtecken und Linien.
Oder: Teile setzen, Leiterbahnen machen (auch für GND), dann Massepolygon drüberlegen. Durch die "Ekeleinstellung" (oder falschen Netznamen) hält sich das Polygon von Leiterbahnen fern, auch eigenen, und nachher bleiben ganz viele Gummilinien über, die von GND-Pads und Leiterbahnen in die GND-Polygone zeigen. Die verbindet man dann noch eben mit übergelegten Linien, und dann kommt auch sowas dabei raus.
In diesem Fall vermute ich, dass die Layout-Software diese automatisch
verteilt.
Ich denke, in diesem Fall sind die Freiflächen in der Bauteillibrary des Layouters hinterlegt und werden so automatisch mitgesetzt.
Z.B. als Abstandshalter bei Kopf-an-Kopf-Bestückung, damit sich keine Brücken bilden können oder Teile sich verziehen.
Ich würde daher auch drauf tippen, das da in vielen Iterationen ein System gefunden wurde, das den Ausschuss minimiert.
Ich würde daher auch drauf tippen, das da in vielen Iterationen ein
System gefunden wurde, das den Ausschuss minimiert.
Wer darin eine 'Hochwissenschaft' oder einen Picasso sehen möchte, darauf stundenlang beeindruckt schauen und dabei den Kopf verdrehen möchte, um den tieferen Sinn des ganzen zu erkennen, dem sei das gegönnt. Viel Spaß!
Wer darin eine 'Hochwissenschaft' oder einen Picasso sehen möchte,
darauf stundenlang beeindruckt schauen und dabei den Kopf verdrehen
möchte, um den tieferen Sinn des ganzen zu erkennen, dem sei das
gegönnt.
Tja, aus eigener Erfahrung kann ich dir sagen das es Designer gibt, die ein Teil so bauen können das es bei 20 Millionen Teilen unter 1 Promille fehlerhaft sind, und es gibt welche die ultrasuperdringende 3 Prototypen dreimal bestellen müssen weil die es nicht hinbekommen Teile nicht zu überlappen, Layer nicht exportieren oder die Massefläche vergessen.
Tja, aus eigener Erfahrung kann ich dir sagen das es Designer gibt, die
ein Teil so bauen können das es bei 20 Millionen Teilen unter 1 Promille
fehlerhaft sind ...
Warum sollte die Fehlerrate von der Stückzahl abhängen?
Wenn die Fertigung läuft, ist es für die Fehlerrate, bis auf statistische Schwankungen, egal, ob 1000 oder 20000000 Stück drüberlaufen. 1 Promille bleibt 1 Promille.
Weil die 20 Millionen Teile über Jahrzehnte in tausenden Losen mit unterschiedlichen Maschinen, Pasten, Schablonen, Öfen, Bauteil- und LP-herstellerwechseln, klimatischen Bedingungen, leichten Revisionen und was weiß ich noch gefertigt wurden.
Meint: Das Ding kann man einfach machen, es klappt "immer".
Außerdem kann man bei kleinen Mengen nur schlecht auf die Fehlerquote extrapolieren.
Wenn ich nur 3 Muster machen muss/kann, aber mehr Versuche brauche um den Prozess zu stabilisieren, kann ich aus dem Verlauf "1. Muster scheiße, 2. Muster besser, 3. Muster geht so" nicht sagen ob es mit tausend Teilen dann 995 gute gibt, oder 999 oder nur 17.
