mikrocontroller.net

Forum: FPGA, VHDL & Co. Do Liste in Modelsim automatisch erstellen??


Autor: Jan (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

Angenommen, ich habe mir in Xilinx ISE ein Schaltnetz gebaut, welches so 
ca. 10 Eingänge und einen Ausgang hat.
Kann ich da beim Simulieren in Modelsim mir die Arbeit einen Do-File, 
welcher alle 1024 Eingangsmöglichkeiten beinhaltet irgendwie abnehmen 
lassen?

Oder gibt es vielleicht eine andere möglichkeit ein Schaltnetz 
"vollständig" zu simulieren?


Gruß und besten Dank für Antworten

Jan

Autor: T.M. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Eine VHDL-Testbench zum Bleistift. Die kann aus einem 10bit breiten 
Vektor bestehen, der hochgezählt wird. Die einzelnen Stellen des Vektors 
kann man den Eingängen des Schaltnetzes zuweisen. Damit kann man alle 
möglichen Fälle erschlagen.

T.M.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.