Forum: FPGA, VHDL & Co. Do Liste in Modelsim automatisch erstellen??


von Jan (Gast)


Lesenswert?

Hallo,

Angenommen, ich habe mir in Xilinx ISE ein Schaltnetz gebaut, welches so 
ca. 10 Eingänge und einen Ausgang hat.
Kann ich da beim Simulieren in Modelsim mir die Arbeit einen Do-File, 
welcher alle 1024 Eingangsmöglichkeiten beinhaltet irgendwie abnehmen 
lassen?

Oder gibt es vielleicht eine andere möglichkeit ein Schaltnetz 
"vollständig" zu simulieren?


Gruß und besten Dank für Antworten

Jan

von T.M. (Gast)


Lesenswert?

Eine VHDL-Testbench zum Bleistift. Die kann aus einem 10bit breiten 
Vektor bestehen, der hochgezählt wird. Die einzelnen Stellen des Vektors 
kann man den Eingängen des Schaltnetzes zuweisen. Damit kann man alle 
möglichen Fälle erschlagen.

T.M.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.