Modelsim, seltsamer Error

Steve Gast #442659
Lesenswert?
• ▲
▼ 
Hallo,

keine Ahnung warum aber "Modelsim XE Starter" bringt mir sobald ich in 
meinem VHDL File das Package "IEEE.std_logic_arith.all" mit der 
use-Anweisung einbinde beim kompilieren einen Error.

"Error: (vcom-13) Recompile iee.std_logic_arith ...because... 
ieee.std_logic_1164 has changed"

Hat irgendjemand ne Ahnung was das beuten könnte? Wenn ich das File auf 
nem anderen PC kompiliere dann funzts?????
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Michael N. #443632
Lesenswert?
• ▲
▼ 
Hallo!

Hatte unlängst ein ähnliches Problem, so ziemlich das gleiche kam jedes 
Mal wenn ich eine nicht-behavioural simulation laufen lassen wollte 
(also post-translate oder so).
Konnte dem ganzen abhelfen durch neu reinladen der ganzen primitive 
libraries wie simprim, unisim und so. Habe auch die einzelnen Packages 
nochmals compiled, seither läuft wieder alles wunderbar.
Vielleicht hilft das ja auch bei dir.

Cheers,
Michael
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren