Gast
#476347
Was machen folgende Verilog Ausdrücke? Sample <= #1 1 'b1; Sample <= #1 1 'b0; 'b steht für Binary, aber was macht die Zahl vor und nach 'b?
|
Anzeige
|
Verilog
Gast
#476347
Was machen folgende Verilog Ausdrücke? Sample <= #1 1 'b1; Sample <= #1 1 'b0; 'b steht für Binary, aber was macht die Zahl vor und nach 'b?
Gast
#476372
Die Zahl vor dem Hochkomma gibt die Bitbreite der Zahl nach dem Hochkomma an. Der Buchstabe gibt an, wie die Zahl zu interpretieren ist. 8'hff == 8'd255 == 8'b11111111
Gast
#476465
1 'b1 == 1 1 'b0 == 0 Vielen Dank! Noch ne Frage: Wie schreib ich das in VHDL: {('MSBI+1){M[0]}} Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|