Forum: FPGA, VHDL & Co. Testbench


von Fried (Gast)


Lesenswert?

Habe ich das Vorgehen zur Erstellung einer Testbench richtig verstanden?
1. Erstellen der sythetisierbaren Entity(ies)
2. Erstellen einer übergeordneten Entity die die vorgennanten als 
componets benutzt und die i.d.R. nicht synthetisierbar ist wegen 
Siganlgeneratoren mit waits etc.
3. Compilieren der entities 1) unter Quartus
4. Aufrufen vom Modelsim über EDA-Tools
5. Hinzufügen der Entity 2)
6. Simulieren
oder gibts da Abkürzungen indem man die Testbench in das Projekt so 
einbindet das Quartus den Modelsim aufruft und dieser weiss wo er die 
Testbench findet?

von cholertinu (Gast)


Lesenswert?

Ich kenne nur Xilinx,
da ist es so, dass das Top Level Testbench File dem Projekt zugeordnet 
werden kann. Ausgehend von diesem kann ModelSim direkt gestartet werden.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.