Vorhandene vhdl-Datei als Component hinzufügen?

[Christian P. (kron)]

Hallo,

ich arbeite mit der Xilinx ISE 8.2.
Ich möchte bei einem Projekt eine VHDL-Datei als Component
einer "top"-Datei hinzufügen, jedoch möchte ich ungern
die Deklarierung und Instanziierung per Hand tippen,
geht das irgendwie automatisch? Bei "Add Source..." wird
die Datei zwar hinzugefügt, jedoch nicht als Component...
Danke für evtl. Tipps!

[Falk (Gast)]

@Christian Peters

>ich arbeite mit der Xilinx ISE 8.2.
>Ich möchte bei einem Projekt eine VHDL-Datei als Component
>einer "top"-Datei hinzufügen, jedoch möchte ich ungern
>die Deklarierung und Instanziierung per Hand tippen,

Automatisch gehts nicht. Du kannst dir aber viel Tipperei sparen, indem 
du die vorhandene Entiy als Definition benutzt, musst ja nur das 
COMPONENT hinzufügen. Diti gehtas mit der Instanzierung, dort ist aber 
mehr Nacharbeit nötig.

MFG
Falk

[Christian P. (kron)]

AaaaaHA! :)
Danke für deine Antwort, hab doch was gefunden.
Man muss nur "View HDL Instantiation Template" bei den Design Utilities 
klicken, da kriegt man die vorgefertigte Deklarierung und 
Instanziierung.

[Klaus F. (kfalser)]

Am besten die ganze Design Erstellung mit Xemacs machen, der kann's.
Die Implementierung ist ja sowieso nur der (vor)letzte Schritt.

Wenn man die Pfade zu ModelSim in die PATH Environment Variable 
einträgt, dann kann man sogar vom Xemacs aus kompilieren und sieht 
sofort, ob die Syntax und sonstiges stimmt.
Auch für die Verifikation mit Modelsim braucht's die Xilinx IDE nicht!

Grüße
Klaus