mikrocontroller.net

Forum: FPGA, VHDL & Co. Post-Fit Fehler


Autor: Christoph Wagner (christoph)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo. ModelSim spuckt mir bei der Post-Fit Simulation folgendes aus:

# Reading D:/Xilinx/modelsim/tcl/vsim/pref.tcl
# do Main.tdo
# ** Warning: (vlib-34) Library already exists at "work".
# Model Technology ModelSim XE III vcom 6.0a Compiler 2004.11 Nov 10 
2004
# -- Loading package standard
# -- Loading package std_logic_1164
# -- Loading package vital_timing
# -- Loading package vcomponents
# -- Loading package vital_primitives
# -- Loading package textio
# -- Loading package vpackage
# -- Compiling entity main
# -- Compiling architecture structure of main
# ** Error: Main_timesim.vhd(12572): Unknown identifier 'prld'.
# ** Error: Main_timesim.vhd(12574): VHDL Compiler exiting
# ** Error: D:/Xilinx/modelsim/win32xoem/vcom failed.
# Error in macro ./Main.tdo line 6
# D:/Xilinx/modelsim/win32xoem/vcom failed.
#     while executing
# "vcom -explicit  -93 Main_timesim.vhd"

Kennt jemand diesen Fehler? Das sind die letzten 3 Zeilen in der 
_timesim.vhd, welche seltsamerweise von der ISE selbst erzeugt wird. 
Wenn ich die Zeilen manuell entferne, funktioniert die Post-Fit, aber 
keine Signaländerungen werden auf die Anzeige gebracht. (nur die in der 
testbench vorgegebene Waveform ist zu sehen. Als ISE verwende ich die 
8.1 und ModelSim 6.0 XE.

Seltsamerweise wird bei der Implementation unter Synthesis und Translate 
jeweils ein gelbes Ausrufezeichen angezeigt, allerdings keine Warnung 
oder Fehler angezeigt. Fit und Generate Programming File werden nach wie 
vor mit einem grünen Haken symbolisiert. Gibts da vllt. einen 
Zusammenhang?

Vielen Dank, Euer Christoph.

Autor: Spartanne (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Beseitige erstmal deinen Error im VHDL-Code (prld):
# ** Error: Main_timesim.vhd(12572): Unknown identifier 'prld'.

gruß

Autor: Christoph Wagner (christoph)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
lies den Text unter dem Fehlerblock: das ist ein von der ISE erzeugtes 
Dokument. Ich weiß noch nichmal, was 'PRLD' überhaupt ist.

Autor: Spartanne (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ja.. sorry.
Die _timesim wird von ISE erstellt, das ist schon korrekt. Vermutlich 
macht aber ISE was falsch oder es klemmt mit den Librarys für ModelSim.
Hilfreich wäre aber auch dein VHDL-Code zum Modul "main" um dort Fehler 
auszuschließen.

Autor: Christoph Wagner (christoph)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich hab eben diese Info in dem "Post Fit Simulation Model Report" 
gefunden:

INFO:NetListWriters:635 - The generated VHDL netlist contains Xilinx 
SIMPRIM simulation primitives and has to be used with SIMPRIM library 
for correct compilation and simulation.

wie binde ich in ModelSim die SIMPRIM-Library für dei Post-Fit ein?

Autor: na (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mal so probieren, habs nicht ausprobiert aber vielleicht klappts?

library SIMPRIM;
use SIMPRIM.VCOMPONENTS.ALL;
use SIMPRIM.VPACKAGE.ALL;

Autor: Christoph Wagner (christoph)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke für den Tipp.

Jetz bin ich total verwirrt. Als ich die Zeilen zur Main_timesim.vhd 
hinzufügen wollte, war ich erstaunt, dass die genauso schon drin stehen. 
Seltsam.

Autor: Spartanne (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
poste einfach mal deinen VHDL-Code + Testbench.
Dann könnte ich ihn mal durch ISE 8.2 durchjagen.

Autor: Klaus Falser (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
PRLD ist ein Signal, das am Anfang der Simulation kurz gepulst wird, um 
die initialisierten Signale auf ihren Anfangswert zu setzen.
Beim Erzeugen des Modells kann man in den Optionen angeben, daß das 
Signal automatisch erzeugt wird, ansonsten muß man es in der Testbench 
selbst generieren.
Ist das PRLD-Signal unter den Ports des Modells?

Klaus

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.