Gast
#510566
Wenn ich functions und procedures (VHDL) in einem package in ein Design einbinde ist das dann synthesefähig? Oder wird nur die entity synthetisiert und die functions nicht?
|
Anzeige
|
function synthesefähig?
Gast
#510566
Wenn ich functions und procedures (VHDL) in einem package in ein Design einbinde ist das dann synthesefähig? Oder wird nur die entity synthetisiert und die functions nicht?
Gast
#510702
@Johann M: prinzipiell werden nicht Funktionen oder Prozeduren synthetisiert, sondern deren Inhalt. Wenn in einer Funktion oder Prozedur nur synthesefähige Konstrukte abgebildet sind und der Funktionsaufruf synthesefähig ist, dann klappts auch mit der Synthese. Gruß Lothar
Gast
#511673
Danke. Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|