mikrocontroller.net

Forum: FPGA, VHDL & Co. Probleme mit 16k*1 Blockram (ISE 9.1i SP3)


Autor: Mike (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi,

ich habe gerade eigenartige Probleme bei der Verwendung eines 16k*1 
Blockrams (RAMB16_S1). ISE wirft folgenden Fehler:

=========================================================================
*                     Design Hierarchy Analysis                         *
=========================================================================
Analyzing hierarchy for entity <ram16kx1> in library <work> (architecture <behavioral>).
ERROR:Xst - Xst_HdlType_Imp_Matrix::GetRightDynamic : Right bound is not constrained for dimension 0.
ERROR:Xst:2683 - Unexpected error found while building hierarchy.

Tritt der Fehler nur bei mir auf oder ist das ein neues "Feature" der 
Version 9.1i SP3? Das Problem auch bei einem Minimalbeispiel 
reproduzierbar bei dem in der "port map" die Eingänge auf '0' bzw. "0" 
und der Ausgang auf open gesetzt wird.

Mit einem 8k*2 Ram funktioniert übrigens alles.

Autor: Mike (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Kleiner Nachtrag: es handelt sich um einen Spartan 3e

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Poste mal deinen VHDL Code (als Anhang).

MfG
Falk

Autor: Mike (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hier mal der Quellcode für das Minimalbeispiel. Er besteht allerdings 
fast nur aus dem Xilinx Language Template und macht ansonstnen nichts 
vernünftiges. Lässt sich aber trotzdem nicht synthetisieren. Wenn ich 
RAMB16_S1 gegen RAMB16_S2 austausche und noch die Busbreiten anpasse, 
dann funktioniert es eigenartigerweise.

Autor: Stefan Hanke (stefanhanke)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich hab hier 9.1.01i, J31. Synthese für das Beispieldesign funktioniert 
(xc2v500-6fg456). Welchen Baustein verwendest du?

 -- stefan

Autor: Stefan Hanke (stefanhanke)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Tja, ich dachte, ich hab hier SP3 drauf ... :-/ ich update gerade und 
probiere es dann nochmal.
 -- stefan

OT: Man konnte doch Posts mal editieren?!

Autor: Falk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Was soll der Quark? In der Entity ist nur der Takt drin. Das Ding wird 
rausoptimiert.

MFG
Falk

Autor: Mike (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Falk:

Wenn ISE bis zum Wegoptimieren kommen würde, dann wäre das schon einmal 
ein Fortschritt. In der Ursprungsversion hat der Codes auch mal 
sinnvolle Sachen gemacht. Bis ich leichtsinnigerweise ISE 9.1i (SP3) 
installiert habe. Ab dann gibt es bei der Synthese den Fehler aus dem 
ersten Posting. Da es in der Fehlermeldung keine brauchbare Zeilennummer 
gibt, habe ich dann nach und nach allen sinnvollen Code ausgebaut - der 
Rest steht in dem Listing.

@Stefan:

Ich habe hier einen xc3s500e. Das Language Template scheint ja für die 
beiden Bausteine identisch zu sein.

Ich werde dann wohl mal die 9.1i wieder herunterhauen, die 8.1i 
installieren und vorerst auf Experimente mit der neuen Version 
verzichten...

Autor: Stefan Hanke (stefanhanke)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Warum können die Xilinx-Leute nie was RICHTIG machen?
Z.B. RICHTIGE Fehlermeldungen?!

"A severe error has occured. Do you want to retry?"

 -- stefan

Autor: Stefan Hanke (stefanhanke)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Sorry, geht net. :(
WebUpdate hat gemeint, dass das Archiv kaputt sei...
 -- stefan

Autor: Manne (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
ich habe das selbe Problem.

RAMB16_S1_S9 im Spartan 3 mit ise9.1 sp3:
ERROR:Xst - Xst_HdlType_Imp_Matrix::GetRightDynamic : Right bound is not 
constrained for dimension 0.
ERROR:Xst:2683 - Unexpected error found while building hierarchy.

Hat schon jemand eine Lösung gefunden?

mfg
manne

Autor: Mike (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich habe meinen Ram dann letztendlich aus 2 Bänken mit jeweils 4x 8K*2 
aufgebaut (anstelle von einer Bank mit 8x 16k*1).

Autor: Gast (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.