Forum: FPGA, VHDL & Co. Synthese möglich?


von Beginner (Gast)


Lesenswert?

Hallo,

kann mir jemand sagen, ob sich so etwas auch richtig synthetisieren 
lässt?

            WHEN PHASE1 =>
            signal_1<='1';

            if Bedingung_X then
               if Bedingung_1 or Bedingung_2 then
                   if Bedingung_2 then
                      Ausgang_1<='1';
                      next_state<=PHASE1;
                   elsif Bedingung_1 then
                      Ausgang_1<='1';
                      Ausgang_2<='1';
                      next_state<=PHASE2;
               else
                   next_state<=PHASE1;
               end if

            elsif Bedingung_Y then
               if Bedingung_1 or Bedingung_3 then
                   if Bedingung_3 then
                      Ausgang_1<='1';
                      next_state<=PHASE1;
                   elsif Bedingung_1 then
                      Ausgang_1<='1';
                      Ausgang_2<='1';
                      next_state<=PHASE2;
               else
                   next_state<=PHASE1;
               end if
            end if;
Danke.

von Stefan H. (stefanhanke)


Lesenswert?

Warum sollte das nicht synthetisierbar sein?
 -- stefan

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.