Forum: FPGA, VHDL & Co. VHDL Code als Gattermodell darstellen ISE???


VHDL Code als Gattermodell darstellen ISE???
von Jörg (Gast)

Lesenswert?
• ▲
▼ 
Hallo,

ist es möglich programmierten VHDL Code beispielsweise eine Entity sammt 
Architecture als Gattermodell darzustellen?
Als Tools benutze ich Xilinx ISE und Modelsim.

Vielen Dank für Antworten

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: VHDL Code als Gattermodell darstellen ISE???
von noname (Gast)

Lesenswert?
• ▲
▼ 
die Datei muss als Top-Design deklariert sein, dann klickst du unter 
"Synthesize- XST" auf "View RTL Schematic".

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: VHDL Code als Gattermodell darstellen ISE???
von Jörg (Gast)

Lesenswert?
• ▲
▼ 
Hallo,

Danke ...Das geht auch mit ISE Webpack oder ?

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: VHDL Code als Gattermodell darstellen ISE???
von adpat (Gast)

Lesenswert?
• ▲
▼ 
Ja.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: VHDL Code als Gattermodell darstellen ISE???
von Jörg (Gast)

Lesenswert?
• ▲
▼ 
Okay vielen Dank ich melde mich wenn ich es geschafft habe..Danke 
nochmals

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.