Forum: FPGA, VHDL & Co. Mischen synchron und asynchron


von Dieter (Gast)


Lesenswert?

Hallo!

Ich habe ein Programm geschrieben in VHDL, das asynchron läuft,
also zustandsgesteuert ohne Clock. Jetzt kam ein Schaltungsteil
dazu, der synchron läuft. Die Ausgänge dieses Schaltungsteils ändern
jeweils nur bei einer Clockflanke den Zustand.

Jetzt ist die Frage, ob ich beide Programmteile problemlos mischen
kann, oder ob ich alles auf taktgesteuert umprogrammieren sollte.

von Artur Funk (Gast)


Lesenswert?

was genau möchtest du machen?

von Falk (Gast)


Lesenswert?

@ Dieter

>Jetzt ist die Frage, ob ich beide Programmteile problemlos mischen
>kann,

Wahrscheinlich nicht.

> oder ob ich alles auf taktgesteuert umprogrammieren sollte.

Das ist in 99% aller Fälle besser. FPGAs sind auf synchrone 
Schaltungstechnik ausgelegt.

MfG
Falk


Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.