Hallo, ich arbeite öfters mal mit "integer range" statt "STD_LOGIC_VECTOR". Gibt es hier hardwaretechnisch einen Unterschied? Oder sind nach der Übersetzung beide gleichwertig und auch im Platzverbrauch gleich? Ich benutze ISE Webpack 9.1i und ein Xilinx CPLD. Ich frage, weil ich Platzprobleme habe. Gruß Bustle
Bei der Synthese werden für die Implementierung des so deklarierten Typs genau so viele Ressourcen (z.B. FlipFlops) genommen, wie für die Darstellung des geforderen Bereichs mindestens notwendig sind. D.h. wenn der Bereich von dir nicht zu groß gewählt wurde, kommt dasselbe wie mit std_logic_vektoren als Schaltung raus.
also ein integer range 0 to 7; ist gleich wie ein STD_LOGIC_VECTOR(2 downto 0); ...das hab ich mir schon gedacht. Bin auch froh drum, sonst hätte ich alles umstellen können :-) Dankeschön.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.