|
Anzeige
|
Neuer PORT nicht im Design plazierbar!
Gast
#581953
Ich muss ein bestehenes Xilnixdesign umarbeiten und habe im toplevel einige neue Ports eingefügt. Wie kriege ich die in Design? Im Ucf habe ich es per Hand geändert, doch das nimmt er nicht. Dann hjabe ich versucht mit assign package pins die locations azugeben, doch bei location kann ich nur die Bank auswählen. Wie weise ich dem port einen pin zu? Ich habe auch versucht, es mit der Maus zu ziehen, doch es wird nicht angenommen. geh auf deine ucf-file im Process-Fenster auf user constrains unter edit constrians kannst du deinen pin einfügen ;)
Gast
#582042
Ja, denkste! Wenn ich das tue kommt eine Fehlermeldung von Place and Route, daß das Design nicht placebar ist, weil constraints exisiteren. Ich habe dann einfach den grafischen Editor angeworfen und stand vor dem Problem, daß die neuen Pins zwar gezeigt werden, sie aber nicht über einen der real verbundenen Pins zu ziehen sind. (Anmerkung: In einem vorherigen Design waren diese Ports bereits schon einmal enthalten und auch mit diesem Pin verbunden., was sich am UVF des vorherigen Designs ablesen lässt.) Wie gesagt, ist es nicht möglich die Pins drüber zu ziehen, wie ich es von Quartus kenne und auch das manuelle editieren a la Excel in der DesignObjektliste klappt nicht wie erwartet: Es wird dort unter Location nicht einer der Pins, sondern eine der 4 Bänke zur Auswhl gestellt, was ich in der Spalte "banks" erwartet hätte.
Gast
#582456
PRojektmüll entsorgen. alles neu synthetisieren. Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
