Forum: FPGA, VHDL & Co. Neuer PORT nicht im Design plazierbar!


von Xilinxuser (Gast)


Lesenswert?

Ich muss ein bestehenes Xilnixdesign umarbeiten und habe im toplevel 
einige neue Ports eingefügt. Wie kriege ich die in Design?  Im Ucf habe 
ich es per Hand geändert, doch das nimmt er nicht. Dann hjabe ich 
versucht mit assign package pins die locations azugeben, doch bei 
location kann ich nur die Bank auswählen. Wie weise ich dem port einen 
pin zu?  Ich habe auch versucht, es mit der Maus zu ziehen, doch es wird 
nicht angenommen.

von Kim N. (kim)


Lesenswert?

geh auf deine ucf-file
im Process-Fenster auf
user constrains

unter edit constrians kannst du deinen pin einfügen ;)

von Xilinxuser (Gast)


Lesenswert?

Ja, denkste! Wenn ich das tue kommt eine Fehlermeldung von Place and 
Route, daß das Design nicht placebar ist, weil constraints exisiteren.

Ich habe dann einfach den grafischen Editor angeworfen und stand vor dem 
Problem, daß die neuen Pins zwar gezeigt werden, sie aber nicht über 
einen der real verbundenen Pins zu ziehen sind. (Anmerkung: In einem 
vorherigen Design waren diese Ports bereits schon einmal enthalten und 
auch mit diesem Pin verbunden., was sich am UVF des vorherigen Designs 
ablesen lässt.)

Wie gesagt, ist es nicht möglich die Pins drüber zu ziehen, wie ich es 
von Quartus kenne und auch das manuelle editieren a la Excel in der 
DesignObjektliste klappt nicht wie erwartet: Es wird dort unter Location 
nicht einer der Pins, sondern eine der 4 Bänke zur Auswhl gestellt, was 
ich in der Spalte "banks" erwartet hätte.

von Tippgeber (Gast)


Lesenswert?

PRojektmüll entsorgen. alles neu synthetisieren.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.