Forum: FPGA, VHDL & Co. Generation eines Memory Instantiation files für BRAM


von Xilinxuser (Gast)


Lesenswert?

Ich möchte ein Memory vorbelegen und habe ein COE file angeben, das aber 
keinen Erfolg bringt: Der Core Gen arbeitet bei der Synthese heftig und 
stürtzt dann mit Memory Error ab.

Ich habe den Verdacht, daß das file nicht korrekt ist: Wie müsste das 
aussehen?

Ich finde keine Doku dazu, nur einen Verweis auf andere Doku. (?)

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.