Auswirkung von Schutzwiderstand auf Timing ?

[FPGA-Fragender (Gast)]

Hallo zusammen,

bei meinem Spartan3 Board möchte ich eine getrennte USB Platine 
anschließen.

Auf den PINs wird ja gelesen und geschrieben, d.h. es besteht die 
Gefahr, dass bei falscher Konfig der Ports vom USB-chip bzw. der Ports 
des FPGA Ausgang auf Ausgang geschaltet wird.

Lt. Schaltplan sind die von mir benutzten Ports des FPGA nicht mit einem 
externen Schutzwiederstand beschaltet.

Der Eine Ausgang treibt evtl. High der andere LOW d.h. die Chips könnten 
zerstört werden.

Kurzum ich möchte 100 Ohm Widerstände in Reihe schalten.

Meine Überlegung. U = 3,3V / R =100 Ohm => I = 33 mA

D.h. Strombegrenzung auf 33mA was ja eigentlich kein Problem darstellen 
sollte. Oder sollte der Widerstand größer dimensioniert werden ?

Hat der Serienwiderstand Auswirkungen auf das Zeitverhalten ?

Die Daten werden mit bis zu 50 MHz übertragen !!!

Wer kann aus der Praxis was dazu sagen. Sollte ich eine andere Lösung 
umsetzen, wenn ja welche.

Gruß vom FPGA-Fragenden

[Xenu (Gast)]

Zum Thema Zeitverhalten: Der Widerstand bildet mit dem Eingang ein 
RC-Glied, da die Eingänge eine kapazitive Last darstellen. Schau mal im 
Datenblatt unter "Input Capacitance".

[Xenu (Gast)]

Und wieviel Saft die Chips vertragen, sollte auch im Datenblatt stehen.

[Rick Dangerus (Gast)]

Die Spartan3 sind mit einer Eingangskapazität von 10pF angegeben. Dazu 
kommt noch die Kapazität des USB-Chips und ggf. die der Leitung bzw. 
deines Widerstandes (wobei die letzteren beiden zu vernachlässigen sein 
sollten).

Ich würde vorschlagen, das Du Dein Design richtig machst und solche race 
conditions vermeidest. Ssetze den Pin bei Nichtbenutzung auf 'Z' oder 
aktiviere einen bus-keeper.

Rick