Verilog Modul in VHDL Sourcen nutzen?

Hi Dirk,
Am einfachsten geht das im Schaltungseditor. Zuerst das Verilogfile 
öffnen und dann in Quartus unter "File->Create/Update->Create Symbol 
File for Current File" ein Blockdiagramm erstellen. Das kann dann 
beliebig eingebunden werden.

Die direkte Einbindung ist aber auch einfach. Aus dem Verilogcode
----------------
module I2C_AV_Config (  //  Host Side
            iCLK,
            iRST_N,
            //  I2C Side
            I2C_SCLK,
            I2C_SDAT  );
//  Host Side
input    iCLK;
input    iRST_N;
//  I2C Side
output    I2C_SCLK;
inout    I2C_SDAT;
----------------
wird abgeleitet
----------------
component I2C_AV_Config_buffer
  PORT
  (
    iCLK    : IN STD_LOGIC ;
    iRST_N    : IN STD_LOGIC ;
    I2C_SCLK    : OUT STD_LOGIC;
    I2C_SDAT    : INOUT STD_LOGIC
  );
end component;

Viele Grüße
TobiFlex

Hier noch ein Bildchen aus dem Schaltunseditor

Hi Tobiflex,

vielen Dank für die Hilfe.Es scheint zu funktionieren.
Ich habe mich für die zweite Möglichkeit entschieden.
Nur von der Soundausgabe bin ich vermutlich noch ziemlich weit entfernt.


Viele Grüße

Dirk

hallo

mein Frage ist
kann ich jetzt den Schaltungseditor in einem vhdl.code umwandeln?

danke