Gast
#615657
Hallo, ist jemanden bekannt, ob es möglich ist, sich für einen FPGA in der ISE (Ver. 9) von Xilinx anzeigen zu lassen, welche Bereiche des FPGAs von der Implementierung genutzt werden? In frühreren Versionen gab es dafür zum Beispiel bei CPLDs einen Post Fit Chipviewer.