Wie erzeugt man mit ise aus schematic eine Netzliste?

Otto Richter Gast #623807
Lesenswert?
• ▲
▼ 
Hallo da draußen,

ist mein erstes FPGA-Projekt. Das Schematic habe ich fertig (nur 
top-level-design). Ich habe jetzt folgende files: *.sch, *.ucf *.vhd. 
Wie bekomme ich jezt ein *edn-file (Netzliste) zustande ?

Das Projekt-Fenster sagt "no flow available.

Danke !

Otto
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Jürgen Schuhmacher Gast #624075
Lesenswert?
• ▲
▼ 
Du must auf das SCH klicken und die einzelnen Schritte XST, PAR etc per 
Klick anwerfen. Xilinx übersetzt das SCH, das ja einen reine 
Verdingungsliste ist, in ein *.vhj, welches die Verindungen als Signale 
sowie die Instanzen und Komponenten enthält, die im SCH eingetragen 
worden sind. Voraussetzung: Das SCH ist ok.! Sonst gibt es nix!

Dieses *.vhj kann man ausserhalb der Entwicklungsumgebung von Xilinx 
auch in vhd um benennen und zusammen mit anderen weiternutzen.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren