Brams werden wegoptimiert

Weiß es jemand woran es liegen kann, dass ISE bei der Synthese die Logik 
als BlockRAM erkennt, aber nach dem Implement-Design Vorgang diese 
wegoptimiert.
Bzw. kann man es ISE verbieten, diese weg zu optimieren, wenn man im 
Blockram nur bestimmte statische Sachen ablegen möchte?