mikrocontroller.net

Forum: FPGA, VHDL & Co. ISE9.2.03i Synthese: Warning - property "use_dsp48"?


Autor: Martin Kohler (mkohler)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
Bei der Synthese meines Modells erhalte ich mehrere dieser Warnungen:
WARNING:Xst:2734 - Property "use_dsp48" is not applicable for this technology.
INFO:Xst:1767 - HDL ADVISOR - Resource sharing has identified that some arithmetic operations in this design can share the same physical resources for reduced device utilization. For improved clock frequency you may try to disable resource sharing.

Was genau hat diese Warnung zu bedeuten? Kann die vermieden werden?

Und: Gibt es eine Webpage, wo die Warnungs-Nummern genau aufgeschlüsselt 
sind? (was z.B. zu einer bestimmten Warnung führt)

Gruss, Martin

Autor: Kest (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bei Xilinx findest Du alle Nummern samt Erklärungen. "Hilfe" hilft 
meistens auch.

Meines Wissens kann man bestimmte Warnungen unterdrücken

Grüße,

Kest

Autor: Martin Kohler (mkohler)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die Suche auf der Xilinx Seite ist ergebnislos verlaufen.
Wo genau finde ich die Answer Records zu bestimmten Warning-Nummern?

Autor: Kest (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Okay, hast Recht, gibt es nicht (nicht alle). Mal andersherum:

was ist bei

"WARNING:Xst:2734 - Property "use_dsp48" is not applicable for this
technology."

nicht klar?

Wenn Du Spartan 3 verwendest, gibt es doch da gar keine dsp48 oder irre 
ich mich?

Kest

Autor: Martin Kohler (mkohler)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Richtig. Mir ist nur ein Rätsel, woher dieses Property kommen soll.
Ich habe nirgends etwas mit DSP definiert.

Ich verwende ISE9.2.03i und Spartan3e (XC3s250e)

Martin

Autor: FPGAküchle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bestätigt, die Warnung taucht auch bei mir auf. wahrscheinlich seit ISE 
9.1
. Warum kann man nur spekulieren, vielleicht ein feature was Xilinx 
nicht typspezifisch einschalten kann (oder will) um den Vorteil
de DSP Makros in den neuen FPGA's zwangsweise zu aktivieren. Vielleicht 
virale Eigenwerbung.
Nach meiner Erfahrung nichts schädliches.

Übrigens hat Xilinx auch einen Hinweis dazu, gleich der erste Link wenn 
man nach use_dsp48 sucht:


http://www.xilinx.com/xlnx/xil_ans_display.jsp?iLa...

Inhalt: kann man ignorieren, wird bei ISE 10.1 abgestellt.

Autor: Martin Kohler (mkohler)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke für die Antworten, das Thema wäre damit erledigt.
Gruss, Martin

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.