Auslesen eines SRAM-Bausteins in VHDL

Gast #683895
Lesenswert?

@Sphinx

Sehr konstruktiver Beitrag. Bin begeisert über das hier herrschende 
Niveau und den netten Umgangston. Ich bin ein Hobbyprogrammierer.
Es müßte solche Programme oder zumindest ähnliche Programme schon geben. 
Also warum soll ich mir die Mühe machen das Rad neu zu erfinden.
Wer mir nicht helfen möchte, der sollte sich weitere Kommentare 
verkneifen

Sascha
#683908
Lesenswert?

Ein paar Informationen mehr wären schon nötig:
Also ein SRAM (mit welcher Zugriffszeit, z.B. 70 ns oder <10ns) hägt an 
einem CPLD oder FPGA mit irgendeiner Taktfrequenz(welche?), aus der sich 
die Signale für die SRAM-Anschlüsse ableiten sollen. Das wären 
Adress/Datenleitungen, RD,WR,OE,CE oder wie sie sonst heißen. Die Daten 
sollen aus dem CPLD/FPGA irgendwohin weitergereicht oder bearbeitet 
werden. Irgendwie kommen sie auch in das SRAM rein. Die Umschaltung 
Lesen/Schreiben muß dann auch in VHDL formuliert sein.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren