Forum: FPGA, VHDL & Co. Ein Signal im ChipScope unsichtbar


von Neuling (Gast)


Lesenswert?

Guten Tag!

Ich habe ein Problem mit ChipScope.
in meinem Design gibt's ein signal "BDI_PORT"

1
  BDI_PORT <= '0' when IORQ_n = '0' and  A(0) = '1'  and A(1) = '1'  and DOS = '0' and (WR_n = '0' or RD_n = '0') else '1';

Nur im ChipScope ist "BDI_PORT" unsichtbar.
Ich kann ihn einfach in der Liste (Net Connections -> Trigger Ports) 
nicht finden
Was mache ich falsch?

von Martin (Gast)


Lesenswert?

Die Bedingung die das Signal ausmacht ist identisch mit mit einem 
anderen Signal z.B. IORQ_n dann gibt es dur das andere Signal oder die 
Bedingung kann nie erreicht werden dann ist es immer else. In beiden 
Fällen wird das Signal minimiert.

Route das design mal durch und gucke dann in der Ise od das Signal 
removed ist. einfachmit suchen.

oder lege das Signal im ucf auf einen Port dann wird es garantiert nicht 
minimiert.

von Neuling (Gast)


Lesenswert?

Ich habe das Problem gelöst!

Habe diese Signal als BUFG gemacht.
Ob man so in der Regel macht weiss ich nicht...
Aber... so läuft's :)

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.