std_logic_vector Breite konveriteren

EinNeuerGast Gast 06.03.2008 14:56 #803716

Lesenswert?

•

wie kann ich einen std_logic_vector(1 downto 0) in einen 
std_logic_vector(3 downto 0) mittels VHDL konvertieren?
DANKE

Bernd G. Gast 06.03.2008 15:05 #803728

Lesenswert?

•

▲
▼

Öhhh?
Einfach im Editor hinschreiben, was Du brauchst.

Oder mal unter "Concatenation" (&)nachsehen, vielleicht meinst Du das?

EinNeuerGast Gast 06.03.2008 15:15 #803733

Lesenswert?

•

▲
▼

&
Das wars'

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.