Gast
#817002
Hallo Leute! Ich habe ein ML403-Board von Xilinx. Für ein Projekt würde ich ca. 60-Pins benötigen. Ich schaue mir gerade das Board-Datenblatt an. Dort gibt es den J6, er stellt 32I/Os zur Verfügung. Dann gibt es noch den J5, dort handelt es sich um 16 Differential-I/Os, die man angeblich auch als gewöhnliche I/Os verwenden kann. Stimmt das? Dazu steht folgendes im Datenblatt: Matched length traces are used across all differential signals; consequently, these signal connect to the FPGA I/O and can also be used as independent single-ended nets. Handelt es sich dann um 16 I/O-Ports, die ich verwenden kann oder um 32? Und wie könnte man eventuell die I/Os auf LVDS umstellen und umgekehrt? Vielen Danke für eure Antworten. Tschüss Martin