CPLD xc9572xl-10PC44 TTL-Unkompatibel?

Wie kann ich das herrausfinden? Habe außer mit TTL noch keine 
großartigen Digitaltechnik-Erfahrung..

"1k gegen Vcc, was sagts Multimeter, 1k gegen GND, was sagts Multimeter
nun?" Ich verstehe die Aussage so irgendwie nicht.. Welchen 
Spannungsabfall soll ich nun messen.. Zwischen Vcc und ?

Der Code sieht so aus:

1

entity test is

2

    Port ( GCK : in  STD_LOGIC;

3

         A : out STD_LOGIC;

4

         B : out STD_LOGIC);

5

end test;

6

7

architecture Behavioral of test is

8

begin

9

  A <= '1';

10

11

  B <= '0';

12

13

end Behavioral

Ich habe ein Digitalspeicheroszi. hier stehen.. Wie kann ich denn damit 
den Wdst. ermitteln??

Ich bin verdammt aufgeschmissen wenn ich das nicht hinbekomme.. Danke 
für das Verständis für mein Unwissen  ;)

Also wenn ich gegen Vcc messe ergibt das 4,14 V, gegen GND 0 V..

Das PIN-Assignment ist def. korrekt, tausendmal überprüft.

Nehme direkt am SOckel das signal mit Messpitzen ab..

Auf dem Board sind an einigen Pins LEDs angebracht. Wenn ich diese als 
Ausgang def., läufts.. Daraus folge ich, das alles korrekt programmiert 
wird..

Habe das Ding schon x-mal neu programmiert..

Hast du sonst noch eine Lösungsidee??

^^ sorry, es waren gegen Vcc  5,14 V   ;)

Und was schließt du daraus? Überleg mal, ob es sein kann, dass du dort 
~5V misst wenn der Pin eigentlich 0V als Quelle bringen sollte.

.
..
...

Nö. Die vermeindliche 0V-Quelle ist hochohmig, also falsch konfiguriert. 
Guck dir deine Constrains an, entweder ist der Pin als Input definiert 
oder dein Design ist vermurkst...

An einen anderen CPLD komme ich nciht dran, ist ein Schulprojekt, Lehrer 
auf Klassenfahrt, muss bis Freitag fertig sein..

Wo können den Probleme auf der Softwareseite liegen??

In den Constraints. Is'n Xilinx, ne? Guckst du in der .ucf-Datei. Inhalt 
hier posten und sagen um welchen Pin es sich handelt.

1

#PACE: Start of Constraints generated by PACE

2

3

#PACE: Start of PACE I/O Pin Assignments

4

NET "A"  LOC = "P1"  ; 

5

NET "B"  LOC = "P2"  ;

6

NET "GCK"  LOC = "P5"  ; 

7

8

#PACE: Start of PACE Area Constraints

9

10

#PACE: Start of PACE Prohibit Constraints

11

12

#PACE: End of Constraints generated by PAC

A ist High, B ist Low..

Danke nochmal für die Hilfe  ;)

Und nu noch die Definitionen im Topmodul.

Mit 5V wir der betrieben..

JH wrote:
> Mit 5V wir der betrieben..

Das sollte aber nicht so sein. Was ist mit dem Topmodul (siehe oben)?

Was meinst du mit Topmodul?

Öööööh, schieb mal alle .vhd/.vhdl-Dateien hier rein.