Gast
#849451
Hallo, ich benötige eine Arkustangens Funktion. Wie kann ich das am besten in VHDL realisieren? Diese Arkustangens Funktion möchte ich in einem Altera FPGA einsetzen. Danke für die Hilfe.
Gast
#849456
Reihenentwicklung? http://upload.wikimedia.org/math/c/6/a/c6a4992523ef93c0a1d1e90f00224a53.png
http://www.altera.com/literature/an/an263.pdf Cartesian to Polar Conversion... z_out is the polar phase das müßte der Arcustangens sein
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.