Naja, so'n VLIW und auch EPIC Design ist aber was ganz anderes als eine
aktuelle x86 CPU.
K10 und P3 sind auf massives out-of-order ausgelegt, weil sonst nix bei
rauskommt. Da wird "wild" mit irgendwelchen Sprungvorhersagealgorithmen
rumspekuliert, der Befehlssatz vollständig umcodiert, das Zeugs auf
Shadowregister verteilt usw.
Dementsprechend steckt in x86 CPUs extrem viel Entwicklungsaufwand. Die
Dinger sind bei "üblichen" Sachen zwar effizienter als die ganzen
anderen Desings (Power, Itanium usw.), aber auch 10mal so kompliziert.
Heute stampft niemand mal eben einen guten x86er aus dem Boden, allein
die Tatsache das alle heutigen Designs ziemlich alte Vorfahren haben
zeigt denke ich, wie schwer sowas ist (K10 -> nicht unähnlich K6, und K6
lief früher mal als NexGen 686; Core Duo -> P3 -> PPro; Via wieauchimmer
-> IDT Winchip).
Der einzige Herteller der sich mit VLIW bei x86 probiert hat war
Transmeta. Die CPU war - wie für VLIW typisch - ziemlich einfach
aufgebaut und hatte trotzdem brachiale Rechenleistung. Der Großteil ging
allerdings für's Codemorphing drauf.
Also man könnte sicher eine VLIW Architektur mit dynamischer
Sprungvorhersage bauen, aber einmal wird die dann noch komplizierter,
und zum anderen entspricht das auch garnicht der VLIW-Philosophie. Die
Dinger sind nicht für Spiele oder Desktop gedacht, sondern für
numerische Berechnungen.
Die "Dynamik" bei der Befehlsausführung wie x86er (irgend'n Code in dem
alle 3 Behfehle ein bedinger Sprung drinnen ist, und die CPU führt's so
aus als wär kein einziger Sprung drinnen) erreicht VLIW schon
prinzipbedingt nicht.
EPIC auch nicht. Man muss sich mal vor Augen halten, das ein aktueller
Opteron mit ca. 100Mio Transistoren in ähnlichen Bereichen wie ein
Itanium mit x-mal so vielen Ausführungseinheiten und 2Mrd Transistoren
liegt. Außer man lässt den Itanium das machen was er wirklich kann.
Muss aber dazusagen, dass ich bei dem Thema inzwischen etwas raus bin.
Daher sowenig handfeste Details.