Xilinx GTP Training

Und es geht fragend weiter:

Beim Comma Alignment habe ich eine Comma Mask. Als Default steht da 0001111111 drinnen. Bedeutet das, dass für die Commaerkennung nur die Bits angeguckt werden, die dort in der Maske gesetzt sind? Sprich wenn jetzt hier die 7 Bits matchen, dann sagt die Commaerkennung, dass da ein Comma vorhanden ist. Warum sind da nur 7 Bits der Default wenn bei 8b10b doch 10 Bits ein Wort ergeben?

Bei der Clock correction gibt es eine Sequenz die man einstellen kann und eine Periodicity of the CC sequence die als Default bei 5000 steht. Was bedeutet das? Muss ich genau alle 5000 Bytes die definierte Sequenz einfügen?

Kann ich den GTP auch ohne das alles verwenden? Also nur als SerDes? Der macht dann hoffentlich das Bitalignment, aber klar, 8b10b muss ich selber machen und auch das Wordalignment mit Bitslip muss ich mir bauen. Ist aber nicht so irre kompliziert.

Hallo,

unter der Annahme, dass es dir eigentlich ums Daten senden geht und nicht um das low layer Protokoll wäre es evtl. eine Möglichkeit, die Aurora-IP zu verwenden. Ansonsten kann ich zu deinen konkreten Fragen leider nichts beitragen.

Ja, nun, em Ende soll da Ethernet mit UDP bei rumkommen. Klar, ist noch ein weiter Weg, aber das ist schon machbar. Jetzt im ersten Schritt schiebe ich eben Dummydaten hin und her um zu sehen ob Layer 0 funktioniert.

Ethernet also, ok, dann geht kein Aurora. Und von dem Ethernet willst du möglichst viel selbst machen und keine IP-Cores verwenden? Deinen Anwendungsfall würde soweit ich das überblicke die 1G Base-X PCS von Xilinx abdecken bzw. hatte ich vor vielen Jahren mal Teile der PCS von opencores genommen. Wenn du dann noch den Xilinx-Mac nimmst, brauchst du "nur" noch IP/UDP machen.

Ja, korrekt. Aber ich mach das ja um was zu lernen. Mal gucken wie schnell das ausufert und mir zu viel Zeit kostet.

Gustl B. schrieb:

Ich weiß nur nicht ob das für das Training Sinn macht dauerhaft nur den einen K-Code zu schicken. Eigentlich ja, weil so das Word-Alignment funktioniert.

Ich bin mir da nicht so sicher. Für die PLL wäre es vmtl. günstig auch mal was anderes zu schicken, da beim K28.5 keine 'schnellen' Bits dabei sind (linker Teil im Bild).

0011111010 und 1100000101

Ups, ich dachte gerade mein 8B10b-Coder wäre kaputt, aber das dargestellte Symbol ist K28.1 und nicht K28.5 Dann müsste es bei Dir ja fürs Alignment passen.

Genau. K28.5 ist wie ich das sehe das einzige Wort das tatsächlich eindeutig ist. Egal wie man die Bits schiebt.

Aktuell läuft der Link gut, muss noch untersuchen wieso. Und dann den Xilinx IP schön verpacken in eine Komponente mit ordentlichem (FIFO)Interface.

Gustl B. schrieb:

Aktuell läuft der Link gut

Interessant wird es dann, wenn die (Takt-)Frequenz zwischen Sender und Empfänger voneinander abweicht...

Na gut, dafür gibt es doch Dual-Clock-FIFOs. So einen habe ich im TX Pfad vor dem Xilinx-GTP und im RX Pfad hinter dem GTP. Sieht aktuell gut aus.

Etwas nervig ist, wenn der Datenpfad mehere Bytes breit ist, aber nicht jedes Byte darin valide ist. Kann man aber auch mit umgehen ...