std_logic_vector minus 1

Am besten wäre aber nicht zu indizieren, sondern zu shiften.
Das kommt der Art, wie FPGA's arbeiten entgegen.

So etwa:

txd <= data(7);
data(7 downto 1) <= data(6 downto 0);

> txd <= data_in(count - 1); -- GEHT NICHT
Das gibt einen Multiplexer, der wertvolle Logikressourcen verbraucht. 
Besser ist wie schon gesagt, ein Schieberegister. Dazu mußt du 
allerdings die Denkweise komplett umstellen :-/

Bis dahin kannst du es so machen:

1

  use IEEE.std_logic_1164.all;

2

  use IEEE.numeric_std.all;

3

:

4

:

5

      txd <= data_in(to_integer(unsigned(count))-1); -- GEHT

Indizieren geht nur mit Integern, deshalb die Umwandlung.
Wenn du die alten Synopsys Libs verwendest (was man nicht tun sollte), 
musst du es so machen:

1

use IEEE.std_logic_1164.all;

2

use IEEE.std_logic_arith.all;

3

use IEEE.std_logic_unsigned.all;

4

:

5

:

6

      txd <= data_in(conv_integer(count)-1); -- GEHT AUCH

Zur Abwechslung kannst du dir mal meine SIO ansehen:
http://www.lothar-miller.de/s9y/categories/42-RS232