www.mikrocontroller.net

Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden
Betreff Autor Antworten Letzter Beitrag
Frage zu elsif Herbert 10
Modelsim ASSERT Fehler farbig in der Console ausgeben Valko Zapalko 6
Dynamic Reconfiguration von Clocking Wizard Stephan Hochmüller 1
Anleitung Testbench IH453 6
EmbDev.net 8-bit avr microcontroller counter verilog code Sina Jack 6
VHDL - synchron oder asynchron? VHDL-Newcomer 7
Programmierung Actel AGLN020 sukrame75 4
FX3/FPGA in einem I2C Multi-Master System P. K. 5
Hilfsprogramm zur ROM-Erzeugung geschrieben Rüdiger Knörig 13
Was ist FFSA?? ffsa 4
Unterschied zwischen Modelsim und Questasim Optimus 5
EmbDev.net Ethernet MAC - PHY transmit Szymon Piotrowski 14
EmbDev.net Socket Communication with FPGAs Anny Lin 3
Zwei Clk-Domains böse? Max 21
"Neue" CPU-Architektur-Aspekte (FPGA softcores) Martin S. 22
VHDL Generate Martin 8
Digilent Adept djtgcfg als Bibliothek Andreas Schweigstill 3
EmbDev.net the FMITE processor Hugh Aguilar 2
LatticeDiamond generiert kein Schematic Symbol berndg 2
Error: Identifier "unsigned" is not directly visible. Stephan Hochmüller 5
Generic Berechnung vom Compiler? Lernender 2
Differential I/O pins als Komparator? LilaLauneBart 23
FPGA Daten schnell in PC MemY 5
locked EmbDev.net Emergency I need your help Lily La 6
Verständnis Problem Pipeline/Simulation Peter Z. 5
VHDL Spartan 6 Problem Thorsten F. 7
EmbDev.net Controlling a led matrix Moi Fener 7
Spartan 6 <--> FTDI 2232H Nighthawk 84 6
VHDL Code zu Register mit delay (Teillösung zu gelöschten Beitrag) nfet 4
Derived Clocks in VHDL Optimus 9
Xilinx XC2C384 Abblockkondensatoren Sawyer Ma 10
STM32 mit FPGA unterstützen SukApx 14
Addition von std_logic_vector? Tob Ias 9
Quartus II TRI or OPNDRN buffers permanently enabled frager 3
EmbDev.net SPI slave in FPGA SparkyT 3
FPGA ausgang für Quarz-Eingang von Peripherie Magneto Freak 7
EmbDev.net Using C programming to call VHDL implementation Nirmal Benann 4
Bekomme DAC mit dem DE2-115 nicht zum laufen Gerald G. 16
EmbDev.net put attributes into file possible? spyro 1
Synthese fixedpoint-Bibliothek Max 4
Minimaler Abstand der Flanken zweier unterschiedlicher Takte Da Dieter 7
EmbDev.net vhdl decoder, preventing previous position output duplication Christopher 9
VHDL Entprellung-Fehler Uwe_24 18
Suche Mitwirkende für Universal-FPGA board Jürgen S. 96
EmbDev.net Newbie question on FPGA Sreedev Krishnakumar 1
Synthese dauer ewig, Grund: RAM Andy 28
Lauvzeitverzögerungen. Verschiedene Werte bei Quartus und im Oszi. IL 17
EmbDev.net Using VHDL Arithmetic Operators on FPGA Chips Warren Toomey 3
Signale/Variablen nochma Detlef _a 4
ALTERA FPGA Board GPIO einlesen mit Verilog Tommm 8
IN OUT Buffer Syntheseprobleme Spartanischer 7