www.mikrocontroller.net

Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden

Betreff Autor Antworten Letzter Beitrag
Maximaler Strom an FPGA-Pin Daniel R. 4
XILINX DLC 10 Strache, G. 1
Delay Time Measurement Jan 12
Altera Location Constraints in VHDL? Sigi 0
Projektdokumentation DE0_Nano ADXL345 per I2C auslesen zander 6
Bitmaske variabler Länge in Vhdl Mat 2
Haben Logikzellen Flip-Flops? D_log 10
EmbDev.net Reading .txt file and putting information in RAM Renato Pereira 3
DE0_Nano ADXL345 zander 6
DE0_Nano ADXL345 SPI zander 5
EmbDev.net Simulation Step by step (simulation pas à pas) Hicham Amine 6
DE0_Nano mit NioII-Programm dauerhaft beschreiben zander 9
volladdierer jackson 4
EmbDev.net Verilog Loop operation with registers. Eldar Ismailov 0
Minimaler Abstand der Flanken zweier unterschiedlicher Takte Da Dieter 3
Zwei Clockdomains, ein Signal. Böser Kommunist 6
Artix7 MGT Versorgung Felix S. 10
INST "XXX" LOC = "YYY" --> Frage zu diesem Constraint FPGA 4
Verilog Sensitivitätsliste VHDL hotline 12
2 Phasen Takt, Wegimpulsverzögerung s.w. 52
Innput data at 30MHz and Output data at 80 MHz. How to do it usgin A cyclone IV? Enrique 7
Optimierte Multiplikationsverfahren mit >= 32 Bit Inputs Nico Brinkmann 1
EmbDev.net part of a reg as statmeant in case shmulik 6
Timing Analyse kombinatorisches design Dexter 4
ISE14.7 unter opensuse 13.1 Otto 3
"OR" Operator für nicht boolesche typen? Böser Kommunist 13
for_schleife mit std_logic Signal for_user 4
EmbDev.net vhdl code for si4136 Saman Saman 2
EmbDev.net Multi-source error Javier PA 4
NiosII Multiplier auf Cyclone-II Cyclone 3
Xilinx FFT Core Kampi 0
Dualport Interface mit single port SDRAM Böser Kommunist 7
Taktverzögerung durch Input Delay Oliver P. 2
EmbDev.net Xilinx Virtex 5 FPGA evaluation board needed Nikolaos Athanasios Anagnostopoulos 2
EmbDev.net SPI Master/Slave Interface Nayan Patel 5
zwei CLK-Domains sauber zusammenbringen Sync 4
RS-232 mit Bitsampling VHDLer 2
Beschriftete Marker im Modelsim setzen Modelsim 3
std_logic_vector to integer Daniel R. 23
EmbDev.net FPGA: i get a different answer in modelsim and in device Amine Amine 1
EmbDev.net FPGA: Artix 7 VS Virtex 5 Amine Amine 2
aus CRC-Summe, Polynom und Startwert Datenwert berechnen Andreas B. 3
received Vektor als Status Vektor füllen Ralf 10
Update Bitstream with Processor Data (fehlt bei ISE neuerdings?!) fragender 1
wie am besten eine große truth table synthetisieren andi6510 7
numeric_std - sauber +2 rechnen und Übersicht geht flöten Andreas B. 4
MaxII und die reprogramming cycles. Gibt es da eine Lösung? Mike 11
EmbDev.net Large arrays Saltwater 4
eBay-Board in VHDL Programmieren Jan R. 58
4 Bit Komparator aufbauen Geht Euchnichtsan 6
EmbDev.net LED intensity Oer Pdw 5