www.mikrocontroller.net

Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden
Betreff Autor Antworten Letzter Beitrag
Universell programmierbarer DDS-Funktionsgenerator H. G. 38
Clock generieren mit FPGA Dave 11
Aufgezeichneter Signalablauf in VHDL nicht nachvollziehbar? Matze 6
FPGA Board eine Empfhelung Ja Da 2
Clock Buffer Verstaendnisfrage Guenther 3
Anfänger braucht mal einen Denkanstoß (DE0-nano, SDRAM, NIOS, VGA) Christian G 3
Spannungs Messung auf FPGA Dev Board Alexander K. 1
Wie programmiert mann dass? Matze 6
VHDL Verilog mixed: Boolean generic? Patrick B. 3
Verilog. Unterschiedliche Zuweisungen. Blocking - vs Non Blocking Assignments. = oder <= A. Schneider 4
zwei PLLs mit leicht unterschiedlicher Frequenz erzeugen? pleung 15
Multidimensionales Record als Port? BoLlman 3
Mit Logiflash Programme für FPGA erstellen. Geht das? Karl M. 14
EmbDev.net Removing Latches Rob 5
Async DRAM TTL Logic in CPDL XC9536XL Problem - ratlos AppleII Enthusiast 40
Realisierung eines Video-Decoders mit FPGA Nohchi Vu 28
Xilinx MIG 2.4 richtig beschalten Matze 2
CS4344 I²S D/A Wandler Daniel K. 16
Passt diese SDR Board für meinen Zweck? Hamburger 6
Welche Aufgabe hat die pll.v in Verilog beim MIST-FPGA ? peter 8
Verständnisfrage: Wie kommen große Routingdelays zustande? Hans 11
Rechnen mit signed und integer Marc M. 12
Erfahrungsbericht Pins hochohmig schalten Fpga Kuechle 2
Welches Quartus Webediton soll man runterladen? peter 9
EmbDev.net VHDL JK FlipFlop Error, Please help D4N 005H 8
EmbDev.net uart fifo full Anan Hasasneh 3
EmbDev.net Structural Model for 1-Bit ALU , VDHL code Anna Noukou 4
Ethernet-Switch und unterschiedliche Datenrate Tim 4
FPGA und mal wider so eine "Ist Ding xyz das richtige für mein Vorhaben" Frage Christian G 9
VHDL Simulator für Raspberry pi Peter M. 13
Nios auf Spartan, Microblaze auf Cyclone Pilmi Hilmi 50
Standard-Schnittstelle für schnelle Datenübertragung CPU <-> FPGA Thilo Haala 24
I2S Schieberegister Daniel K. 9
State Machine mit 2 Clocks Bege 9
Verhalten mikroskopisch ok, makroskopisch komisch Gerald M. 7
Grosse Verzögerung von Valid-Signalen Patrick B. 11
AD-/DA-Wandler mit unterschiedlichen Taktdomänen? Johann 0
Eine entity mehrere components? Guenther 5
FPGA Vhdl Lauflicht (variable Geschwindigkeit) edneti 16
EmbDev.net vhdl program of a digital clock & who have ideas to add button pls Saif Sabkhi 3
Effiziente 1.2V-Generierung P. K. 7
EmbDev.net comparison of two unsigned std_logic_vectors Farzam 3
Vorausetzungen in FPGA Sascha W 14
EmbDev.net Programming a counter? Jessica Bobowski 12
Logic array Blöcke cpld Joe 1
4Bit Multiplikator aus 2 3Bit Zahlen tim_boc 11
EmbDev.net Hardware-Software Partitioning on FPGA for communication receivers and network switches (webinar) Jegan 0
Alles AXI oder was? Markus Wagner 15
EmbDev.net VHDL: Port map with std_logic_vector LiZhen Li 1
Zahlenraum begrenzen Peter Zz 7
EmbDev.net VHDL - 10% duty cycle Sen93 2