VHDL- Neulin

Michael Gast #202860
Lesenswert?
• ▲
▼ 
Du invertierst das Signal --> aus den booleschen Wert '1' wird '0'
oder aus '0' wird '1'.

Also überschreibst Du den alten Wert mit dem Neuen (den invertierten)

if (CLK'event and CLK = '1') then
   NEW_CLK <= NOT NEW_CLK;
end if;

Immer wenn eine ansteigende Flanke kommt, dann wird das Signal
"NEW_CLK" invertiert. Am besten ist wenn Du ein CLK aufmalst. (siehe
Anhang)
Angehängte Dateien:
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren