Forum: FPGA, VHDL & Co. VHDL- Neulin


von Andreas S. (Gast)


Lesenswert?

Bin neu in VHDL und verstehe folgende Anweisung nicht:

zB.:
Signal <= NOT signal;

Da fehlt mir irgendwie der Knackpunkt!

Vorallen, was das Halbieren von Frequenzen angeht?????? Warum und Wie
???

Kann mir das bitte wer mal klar machen?

Danke, Andreas!

von Michael (Gast)


Angehängte Dateien:

Lesenswert?

Du invertierst das Signal --> aus den booleschen Wert '1' wird '0'
oder aus '0' wird '1'.

Also überschreibst Du den alten Wert mit dem Neuen (den invertierten)

if (CLK'event and CLK = '1') then
   NEW_CLK <= NOT NEW_CLK;
end if;

Immer wenn eine ansteigende Flanke kommt, dann wird das Signal
"NEW_CLK" invertiert. Am besten ist wenn Du ein CLK aufmalst. (siehe
Anhang)

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.