Gast
#2921656
Hallo zusammen, um VHDL zu lernen habe ich mir das Buch vom Ashenden geholt und arbeite mich durch die Übungen. Bei Aufgabe 11 in Kapitel 1 scheiter ich allerdings an der Simulation. An den Ausgängen passiert nichts. Die Aufgabe ist eine Entity für einen 4-bit breiten Multiplexer aus einfachen Mutliplexern erstellen, und dafür einen "structural architecture body" schreiben. Soweit so gut. Nur bei der Simulation passiert nichts. Vielleicht weil ich keinen process habe, und somit auch keien sensitivity list?