Hallo,
in einem Design hab ich aus Pinmangel versucht ein normales Input Signal
auf einen GCLK/I zu legen. Der FPGA ist ein XC2S50.
Beim Implementieren meckert mich das Tool an:
1 | ERROR:Pack:1107 - Unable to combine the following symbols into a single IOB
|
2 | component:
|
3 | PAD symbol "HEX<0>" (Pad Signal = HEX<0>)
|
4 | BUF symbol "HEX_0_IBUF" (Output Signal = HEX_0_IBUF)
|
5 | Each of the following constraints specifies an illegal physical site for a
|
6 | component of type IOB:
|
7 | Symbol "HEX<0>" (LOC=P88)
|
8 | Please correct the constraints accordingly.
|
Weiß jemand, wie man den dazu überreden kann das Signal trotzdem an den
Pin zu routen? Oder geht das gleich überhaupt nicht?
