Frage an alle Wissenden: in der ISE 8.1. und 9.1. gibt es den 8bit/10bit
Coder/Decoder im Coregenerator u.a. für den gemeinen Spartan3.
Jetzt will ich einen S3AN benutzen und brauche den 8b/10b.
Kann mal jemand nachsehen, ob der Coregenerator das in der aktuellen
Version unterstützt, oder ob Xilinx keine Mühe mehr in die
Vervollständigung der Werkzeuge mehr verwandt hat?
@ Christian
Danke, das wollte ich wissen. Sieht ja schlecht aus. Xilinx entwickelt
also wie gehabt in rasender Eile immer tollere Sachen, ohne sich um das
gerade frisch vollendete zu kümmern. Naja.
@ Matthias
Ja das Ding kannte ich, habe ihm bisher aber irgendwie nicht über den
Weg getraut (hatte Angst vor Codierungs- bzw. Implementierungsfehlern).
Jetzt werde ich ich es wohl doch nehmen.
Wenn es ganz schlimm kommt, kann ich den encdec immer noch als PROM im
Schaltkreis anlegen :-((
Wie hieß denn der Core früher? Vielleicht gibts ja noch die alten
Versionen im Core Generator. Und das bissl 8B10B haben wir in nem CPLD
auch mal so selber programmiert, ging einwandfrei. Da is doch nicht viel
dabei.
Wenn man im Core Generator alle IP's aktiviert, scheint der Core schon
auf, ist aber "discontinued".
Dazu die Meldung :
This core is provided to support legacy device family designs only. The
core has been discontinued, and no further updates are planned. For all
new designs, including designs targeting Virtex-5, Spartan-3A and newer
families, please use the 8B/10B Decoder Reference Design (XAPP1112)
available from the Xilinx.com Documentation Center,
http://www.xilinx.com/support/documentation/index.htm, under the
"Topics" tab.
Vielleicht hilft's.
In der 8.1 waren die unter "Communication & Networking" -- "Building
Blocks" als Decode 8b/10b und Encode 10b/8b zu finden.
> Und das bissl 8B10B haben wir in nem CPLD> auch mal so selber programmiert, ging einwandfrei. Da is doch nicht viel> dabei.
Da gab es bei X mal eine AppNote für einen CPLD. Das Ding funktioniert
aber bekanntermaßen nicht. Da Frau Jennifer Jenkins, die diese AN
verbrochen hat, nicht mehr bei X ist, ist dort auch niemand mehr in der
Lage, den Fehler zu finden.
Meine eigenen diesbezüglichen Versuche waren nicht von Erfolg gekrönt.
Du hast allerdings recht, umwerfend kompliziert kann es nicht sein. Wenn
es eben mal schnell gehen soll...
@ Klaus Falser
Oh, danke! das sieht ja ganz gut aus. Ich hoffe, dass es funktioniert.
Irgendwann hatte ich es aufgegeben, bei X nach einem 8b/10b zu suchen.
Noch eine Frage: Hat schon mal jemand den Perlscript aus der XAPP1122
für die interaktive automatische Parametrierung zum laufen bekommen? Bei
mir stoppt das Ding sofort in der ersten Codezeile, weil es irgendeinen
Pfadnamen nicht zuweisen kann. Da ich bekanntermaßen keine
Softwareleuchte bin, kann ich den Mangel nicht aus eigener Kraft
abstellen.
Glücklicherweise kann man aber auch manuell im VHDL-File parametrieren.
Hätte es aber trotzdem gerne automatisch erledigt.
Hallo
Wo finde ich die entsprechenden VHDL-Files, wenn ich einen solchen Coder
einbinden möchte?
In den XAPP sind sie aufgelistet und es ist die Rede davon, dass sie
beigefügt seien, aber ich kann sie auf der Xilinxseite da nirgendwo
finden...
Viele Dank für den Hinweis,
Karl
Gib bei Xilinx den Begriff "XAPP1112" bzw "XAPP1122" in der Suche ein.
Bei den gefundenen Ergebnissen musst du suchen, wo die Files
XAPP1112.zip auftauchen. Dort reingehen.
Sollte es dir jemals gelingen, diesen Coder oder auch Decoder zum laufen
zu bekommen, so bitte ich dich um eine Rückmeldung, wie du das gemacht
hast.
Ich bin bis zum Urschleim zurückgegangen, d.h. zum urprünglichen Artikel
von Widmer und Franaszek im IBM-Journal und dem entsprechenden
US-Patent.
Die Implementierung aus opencores.org hat die Macke, dass sie mit
steigenden und fallenden Taktflanken arbeitet (wird ab ISE 10 nicht mehr
unterstützt).
Das Studium der Quellen ist für Funktion und Verständnis der gängigen
Implementierungen zwingend erforderlich!
Gute Besserung - Bernd