Takt aus FPGA aufbereiten

OP (Firma: Claus) #1946251
Lesenswert?

Hallo,

ich möchte einen Takt, den ich in einem Cyclon 3 erzeuge nutzen um einen 
externen ADU (ADS800 von TI) anzusteuern. Allerdings lässt sowohl die 
Amplitude als auch die Flankensteilheit zu wünschen übrig und der ADU 
kann damit nicht arbeiten. Wie kann ich am geschicktesten den Takt so 
aufbereiten, dass mein ADU läuft?
Moderator (Firma: Titel) Persönliche Seite #1946316
Lesenswert?

Sieht doch gut aus... ;-)

Zur Flankensteilheit:
Ein HM1008 mit 100MHz analoger Bandbreite kann selbst die steilste 
Flanke nicht sehr viel steiler anzeigen...

Die Über- und Unterschwinger:
Das hat evtl. eher was mit dem Masseanschluss der Messklemme zu tun...

> Allerdings lässt sowohl die Amplitude als auch die Flankensteilheit zu
> wünschen übrig
Welche Versorgungsspannung hat der IO-Treiber? Evtl. nur 1,8V?
OP (Firma: Claus) #1946343
Lesenswert?

Das hab ich doch glatt überlesen ...

Die Versorgungsspannung beträgt 1,8V.

Eigentlich könnte ich das Signal über eine Simple Verstärkerschaltung 
hochsetzen aber später werde ich wahrscheinlich noch weitere Sigbale 
benötigen und da wäre irgendein Baustein sinnvoll der das ganze gleich 
für mehrere Signale macht.
Gast #1946358
Lesenswert?

Alfred Bert schrieb:
> Allerdings lässt sowohl die
> Amplitude als auch die Flankensteilheit zu wünschen übrig

Hast Du Dir auch mal Gedanken über den Jitter gemacht? Vom FPGA erzeugte 
Takte sind nicht für wenig Jitter berühmt. Das macht sich bei der 
Abtastung in einem schlechteren SNR bemerkbar.

Kannst Du Deinen ADC nicht direkt von einem guten Quarz versorgen?

Duke
Persönliche Seite #1946400
Lesenswert?

Bei 40Mhz muss nichts "aufbereitet" werden, oder du machst was falsch. 
Ich habe mit einem Cyclone 3 der ersten Generation (und zwar der 
stromspar-Version!) schon 75MHz sauber rausbekommen  (75 MHz aus einer 
PLL 25*6/2) und einen ADC damit angeschoben.

Jitter ist natürlich noch was anderes.

>Vom FPGA erzeugte Takte sind nicht für wenig Jitter berühmt.
Das kommt daher, weil allesmögliche dranhängt und ungleichmäßig 
mitschaltet. Die Strombelastungen führen zu GND-Sprüngen und damit zu 
Jitter in anderen Schaltungsteilen. Das kann man unterdrücken, indem man 
die Teile entkoppelt.

Die Taktgeneration muss im FPGA eine eigene Einheit sein.

In der A-Version hatte ich einen ADC mit eigener PLL, die dann mit 
200MHz DDR Daten zurück gab. Die B-Version meiner Schaltung lief mit 
einem ADC ohne PLL. Da kam eine interne PLL aus dem Cylcone zum Einsatz. 
Versuch doch das einmal. Die Daten waren damals so sauber, daß man sie 
mit einem Register direkt übernehmen konnte, ohne den Takt des ADc, den 
er selber noch erzeugt, mitnutzen nu müssen.
Gast #1947281
Lesenswert?

Alfred Bert schrieb:
> Hallo,
>
> ich möchte einen Takt, den ich in einem Cyclon 3 erzeuge nutzen um einen
> externen ADU (ADS800 von TI) anzusteuern. Allerdings lässt sowohl die
> Amplitude als auch die Flankensteilheit zu wünschen übrig und der ADU
> kann damit nicht arbeiten. Wie kann ich am geschicktesten den Takt so
> aufbereiten, dass mein ADU läuft?

PLL zwischenschalten...

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren