Hallo!
Ich muss aus zwei Signalen Pulse generieren. Das Signale kommt von einem
interleaved Flußwandler (Gatesignale).
Ein steuerbare, gebaue delayline gibts es, damit sollen positive Pulse
bei jeder Flanke gerneriert werden.
Die Signale sind immer 180° verschoben, jedoch kann seit einer Änderung
das dutycycle größer 50 werden.
Zuerst wurden die Pulse mit einem Gatter und der Verzögerung generiert,
da jetzt aber dutycycle größer 50 wird würde man 2 solcher
Verzögerungsglieder beötigen (und dann die Signaler verodern)
2 dieser delay-lines gibts nicht als müssen die Signale aus einer
generiert werden.
Ich komm einfach nicht darauf, hatte mehrer rückgekoppelte lösungen,
jedoch begann das ganze dann über die delay-line zu schwingen (wenn
d>50%)
Hoffe ihr versteht, mich.
Möchte einfach Pulse wie im Anhang aus einer delay-line generieren.
Wer hat Tipps für mich?
MFG Matthias
So jetzt hab ich mit folgendes ausgedacht, ist jedoch aufwendig.
Problem ist jetzt wenn das dutycycle 50% ist oder um die
Verzögerungszeit abweicht, dann gibts keinen Puls was für die
nachfolgende Leistungselektronik kritisch ist.
Wenn jemand einen anderen Vorschlag hat, her damit...
MFG
Hi
Was ist an deiner 'Delayline' so Besonderes, das die nur einmal
ausgeführt werden kann (darf). Der Aufwand ist eigentlich nicht grösser,
als in deiner letzten Lösung + 1 RC-Glied.
MfG Spess
Du willst einen Puls bei jeder steigenden Flanke von GTO1 oder 2. Dann
mach doch ein RS-Flipflop, das es nimmst du von GTO1/2 und das R machst
du über eine Delayline, das Ganze 2x (für jeden 1x) und dann noch ein
UND dahinter. Dann sehen deine Pulse so aus wie du willst. Oder hast du
Einwände, nimm ich natürlich an :)
Danke erstmal,
nur versteh ichs nicht ganz;)
@Benjamin:
Ich habs so vertsanden, 2 RS-FF, die GT1 und GT2 jeweils an S.
nur wenn die delay line hinter dem und ist müssen ja beie FF auf 1 sein
damit rückgesetzt wird?
Kannst du es besser erklären? oder aufzeichnen?
Die delayline nur einmal, die ist digital, bekommt Daten über einen Bus,
Aufjeden fall nur 1mal vorhanden.
MFG
Bilder sagen mehr als tausend Worte. Naja, ich habs mal gezeichnet. Ist
kein Kunstwerk, aber für die Erklärung sollte es reichen. Es sollte ein
oder sein. Sorry.
Die RS-FF müssen aber dominierend rücksetzend sein, oder?
Mit einem normalen RS würde wenn S auf 1 (also GT=1) und R auf 1 wegen
dem Rücksetzimpuls das FF undefiniert werden.
MFG
Und wie sollte ich diese FF am besten realisieren?
Es gibt ja normale RS-FF Bausteine. mit einer Logik davor kööne man
diese dominierend R machen (S auf UND, R invertieren -> auf das UND ->
auf den S Eingang)
Spricht was dagen ein RS-FF aus 2 NAND, aufzubauen (weil NANDs überig
sind)
MFG
Benjamin S. schrieb:
> Bilder sagen mehr als tausend Worte. Naja, ich habs mal gezeichnet.
Dann kriegst Du aber solange Pulse, wie der Eingang high ist, d.h. nicht
nur einen auf die Flanke.
Du brauchst nen D-FF (CD4013), Eingang an CP und VCC an D.
Peter
h man braucht unbedingt etwas was auf die Flanke losgeht...
Versteh ich das richtig. D ist high, Eingang auf den Takt und die delay
line auf R, S auf 0. R ist ja ein asynchroner-reset dh wird nach dem
puls geresetet egal ob Takt. So richtig?
MFG
pulse_generator.png
(2,8 KB)
