Core grösse bei 16*SpDiff 8*SRC 1*I²C 4*I²S?

Uli Gast #5217573
Lesenswert?
• ▲
▼ 
Hi,
für ein etwas grösseres Audio Projekt brauche ich einen FPGA, alles 
andere macht keinen Sinn, soviel kann ich schon erkennen.

Aber ich habe noch absolut keine Ahnung, besonders über welchen Typ und 
größe ich mir gedanken machen sollte.

Das einzige was ich brauche ich ein lötbares FPGA Gehäuse also kein BGA.
Preis und Firma sind ersteinmal nebensache, günstig wäre aber schön.
Besonders bei der Entwicklung.

Da ich nicht abschätzen kann wie groß der FPGA werden muss hier mal die 
benötigten Module.

12*SpDiff in (bis 192KHz)
4*SpDiff out (bis 192KHz)
2*I²S in  (bis 192KHz)
2*I²S out (bis 192KHz)
8*SRC alle unabhänig und beliebig einstellbar (gut klingend)
1*I²C oder SPI zum einstellen und auslesen von Informationen

Ich habe 2 Quarze mit 22,xxx und 24,xxxMHz zurverfügung, wobei wenn ich 
mehr brauche dann ist das halt so.

Jeder IN soll über eine Matrix auf jeden SRC gelangen und von da aus 
geht es dann zu irgendeinem OUT. Wobei mal von 44,1 auf 192 und mal von 
96 auf 88,2 gewandelt wird, jenach Einstellung. Manchmal wird ein IN 
auch gleich auf einen OUT gelegt, ohne SRC.

Ich brauche aus den IN Informationen über Bit länge und Samplerate, die 
muss ich abfragen können.

Viel Kram, aber wo passt so was rein?

Ein wenig Luft sollte da auch noch drin sein.
Uli
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Uli Gast #5218499
Lesenswert?
• ▲
▼ 
Aber auch für die passende Toolchain brauche ich eine ungefähre 
Abschätzung.

Gut es gibt freie, da werde ich mir mal einige ansehen.
Gibt es eine Windows Empfehlung von Dir?


Muss jetzt "nur" noch die ganzen Module als VHDL Code finden, da fehlt 
mir aber noch der SRC, Signalerkennung und die ganze interne Logik 
(Umschalten & abfragen).

VG Uli
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Uli Gast #5218741
Lesenswert?
• ▲
▼ 
Jetzt ist mein Gerät mit einigen CS???? AK???? und WM??? aufgebaut.
Alles nur die besten Teile, aber bis ich das am laufen hatte war recht 
schwer.

Dann kommt noch hinzu das ich nicht so flexibel bin und das ich das 
aktuelle Gerät durch ein noch grösseres Gerät ersetzen will. Manche 
Sachen merkt man halt erst wenn man fertig ist.

Ich möchte auch nicht wissen wie die EMV Strahlung zwischen den 
Bauteilen aussieht, bei den ganzen hin und her. Zum Glück steht das nur 
bei mir und ein paar freunden.

Alles zusammen bedeutet: es ist ein Job für einen FPGA.


Taktrückgewinnung muss jeder Eingang für sich machen, sonst geht nichts.
Um es dann perfekt zu machen muss man 1-2 Daten (FIFO) zwischen 
speichern bevor es an den SRC geht, nicht das der mal ins leere greift.

VG Uli
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.