SPI des ENC28J60

Gast #544843 
Hallo Leute

laut Datenblatt gehts mit SI bei Steigender Flanke rein und
mit SO bei fallender Flanke raus

Wenn ich mir aber die SPI Timings ansehe, ist die fallende Flanke so 
ziemlich am Ende des Bits auf der SO Leitung. Ist das nicht etwas 
kritisch? Oder ist das Datenblatt einfach ungenau?
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Gast 
Kann ich nicht nachvollziehen. Bildchen geguckt (welches?) oder 
gerechnet? Ist aber egal, passen beiden sogar zusammen (das ist nicht in 
jedem Datasheet so).

Am Beispiel vom Mega16
Master write:
- ENC: SI setup time >= 10ns, hold time >= 10nsec
- AVR: ca. Takt/2 = ~60ns bei 8MHz SPI
Master read:
- AVR: MISO setup time >= 10ns, hold time >= 10nsec
- ENC: ca. Takt/2 - 10nsec = ~50nsec bei 8MHz SPI
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
> trotzdem ist die fallende Flanke sehr nah am Ende des Bit.

Erkläre mal etwas genauer was du meinst. Die fallende Flanke von wem? 
Und wo ist bei dir das Bit zu Ende?
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
Die fallende Flanke des SCK.
Der MISO Leitungszustand ob High oder Low wird also im Zeitpunkt = 
SCK-HIGH-nach-Low abgetastet.
So steht es im Datenblatt.

Diese Fallende Flanke ist jedoch ziemlich weit hinten und nich "ideal" 
genau in der Mitte des Bit (Bitzeit).
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
Ich sehe in dem Bild nur ein Problem, wenn dein Controller MISO mit der 
negativen Flanke vom SCK des ENCs sampelt. Wenn dem so ist, hast du den 
falschen Modus erwischt. Korrekt ist, wenn er die positive nimmt, denn 
die liegt einigermassen mitten drin.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
vielleicht übersehe ich ja auch was.. aber hier im Datenblatt steht

Commands and data are sent to the device via the SI
pin, with data being clocked in on the rising edge of
SCK. Data is driven out by the ENC28J60 on the SO
line, on the falling edge of SCK.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
ENC/SO sendet an µC/MOSI: ENC setzt den Ausgang kurz nach der fallenden 
Flanke, µC liest den Pin +/-10nsec um die positive Flanke herum. Wo ist 
das Problem?

Andersrum läuft es genauso, nur die Namen der Pins ändern sich. Und mit 
Inverter, um des Fujis Mode 2 in des ENCs Mode 0 zu wandeln, sollte es 
auch kein Problem geben. Auch nicht mit HCT.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 19 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.