Hallo,
ich möchte in einem Arm einer Brückenschaltung sowohl ein High- als auch
ein Low-Side MOSFET ansteuern. Dabei ist Source vom Low-Side Mosfet über
einen Shunt zur Strommessung mit Masse verbunden.
Verwendet man einen üblichen High+Low-Side Gatetreiber ist ja High-Side
über Bootstrapping (Diode) von Masse entkoppelt, Low-Side jedoch nicht.
D.h. der Low-Side Treiber muss die im Bild b) gezeichnete rote
"Gate-Loop" treiben.
Ich möchte jedoch die Gate-Loop minimieren (vlg. Bild a)). Dazu ist es
nowendig Source vom Low-Side MOSFET zum LOW-Side Treiber zurückzuführen,
die Gateloop enhällt dann den Shunt nicht mehr.
Dazu ist eine Entkopplung der LOW-Side notwendig. Den im Bild a)
gezeigten Treiber mit Low-Side Level Shifter gibt es jedoch in nur sehr
wenig ICs, vor allem sind das voll integrierte Motor-Treiber /
Pre-Treiber.
Frage:
1. Wie kann man mit einem herkömmlichen High+Low-Side Treiber die
Beschaltung optimal wählen damit die Gate-Loop direkt von Source
zurückgeht ohne Umweg über den Shunt?
2. Ist es dazu notwendig die Low-Side ebenfalls mit einer Bootstrap
Schaltung zu versehen, damit diese die paar 10-100mV Shuntdifferenz
ausgleichen kann?
Vielen Dank,
Herkukles
zu 1: Du schließt am GND-Pin des Treibers und am "unteren" Ende des
Abblock-C nicht den Ground des Shunt an, sondern source der low side an.
Das geht allerdings nur, wenn der Treiber kein Stromsignal vom Shunt
benötigt, also nicht bei deinem linken Bild.
zu 2: Ist im allgemeinen nicht nötig. Der MOSFET bekommt dann eben nur
z.B. 4.9V statt 5V an der GS-Strecke bei 100mV Spannungsabfall am
Shunt. Die Schwellen der Eingänge verschieben sich ebenfalls um 100mV
nach oben gegenüber Ground.
Danke schonmal, ganz fertig bin ich damit jedoch noch nicht!
Hm, dann muss aber auch die Spannungsversorgung des Low-Side Treibers
von der Leistungsmasse entkooppelt werden!? Weil diese ist ja über einen
Pufferkondensator vor dem Gatetreiber gepuffert, die Spannung dort
eingeprägt. Damit das Potential über dem Shunt sich um den
Spannungsabfall erhöhen kann muss ja auch das VCC POtential des Treiber
höher werden. Ist dieses jedoch gegen Leistungsmasse gekoppelt wird das
verhindert.
Weitere Ideen?
Herkules schrieb:> D.h. der Low-Side Treiber muss die im Bild b) gezeichnete rote> "Gate-Loop" treiben.
Wohl eher "treiben". Zwischen Gate und Source ist eine Kapazität von
sagen wir mal 1nF. Was juckt es den Gate-Treiber ob das andere Ende
direkt an GND liegt oder an einer Spannung zwischen 0 und 100mV?
Klar, die effektive Gate-Source-Spannung am MOSFET wird um die Spannung
am Shunt kleiner. Aber da die erforderliche Gatespannung ja ohnehin
exemplarabhängig ist, sieht man da ordentlich Reserve vor.
> Ich möchte jedoch die Gate-Loop minimieren (vlg. Bild a)).
Warum, warum, warum?
> 2. Ist es dazu notwendig die Low-Side ebenfalls mit einer Bootstrap> Schaltung zu versehen, damit diese die paar 10-100mV Shuntdifferenz> ausgleichen kann?
Wozu das denn? Eine Bootstrap-Schaltung braucht man, um über die Grenzen
der Betriebsspannung hinweg auszusteuern. Was willst du denn mit einer
negativen Spannung am Gate?
Ich glaube, du siehst Probleme wo gar keine sind.
XL
>> Ich möchte jedoch die Gate-Loop minimieren (vlg. Bild a)).>> Warum, warum, warum?>
Um die parasitäre Induktivität der durch die Gate-Loop aufgespannten
Leiteschleife zu minimieren. Ist weniger EMV anfällig un außerdem können
dadurch die Schaltzeiten/Verluste der MOSFETs reduziert werden.
Die Leiterschleife
"Gate-Treiber (+) -> MOSFET-Gate -> MOSFET->Source -> Gate-Treiber (-)"
ist erheblich platzoptimierter realisierbar als
"Gate-Treiber (+) -> MOSFET-Gate -> MOSFET->Source -> Shunt ->
Gate-Treiber (-)"
Herkules schrieb:>>> Ich möchte jedoch die Gate-Loop minimieren (vlg. Bild a)).>>>> Warum, warum, warum?>>>> Um die parasitäre Induktivität der durch die Gate-Loop aufgespannten> Leiteschleife zu minimieren. Ist weniger EMV anfällig un außerdem können> dadurch die Schaltzeiten/Verluste der MOSFETs reduziert werden.
Moment mal. Dir geht es allgemein um die Induktivität im Source-Kreis,
wie hier Treiber: Besonderheiten beim Treiberaufbau dargestellt?
Nun, dieses Problem hast du ohnehin. Aber wenn du deinen Shunt hübsch
klein hältst und Treiber, FET und Shunt dicht beieinander packst, dann
macht der Shunt die Sache nicht wesentlich schlimmer. EMV-mäßig mußt du
ja ohnehin die ganzen Lastkreis beachten und nicht nur das Stückchen von
Source zum Netzteil-GND.
Und wenn du ein ganz schlechtes Gewissen hast, etwa weil dein Shunt ein
gewendelter Drahtwiderstand ist oder die Strippen meterlang sind, dann
kannst du ja immer noch den GND-Anschluß deines Treibers am
Source-Anschluß des unteren FET anbringen. Abblock-C über dem Treiber
nicht vergessen!
GND des Treibers floatet dann halt einige mV über dem richtigen GND. Und
die Schaltschwellen pendeln auch entsprechend. Und der Strombedarf des
Treibers fließt über den Shunt.
XL
Axel Schwenke schrieb:> GND des Treibers floatet dann halt einige mV über dem richtigen GND. Und> die Schaltschwellen pendeln auch entsprechend. Und der Strombedarf des> Treibers fließt über den Shunt.
Und je nach Flankensteilheit des Stroms durch den Shuntwiderstand auch
durchaus um mehrere Volt (parasitäre Induktivität).
Ich stand auch schon mal vor solchen Problemen und hab dann einfach zu
Gate-Treibern gegriffen, wo die Ansteuerseite getrennt ist von der
MOSFET Seite. Zum Beispiel IR2110.
Der IR2110 trennt zwar die Ansteuerseite von der Lastseite, jedoch
benötigt die Lastseite ja trotzdem noch eine Spannungsversorgung die mit
einem kleinen Kondensator gepuffert wird. D.h. hier stellt sich dann
immer noch die Frage wie dieser mit Energie versorgt wird.
Wird er "direkt" mit der Versorgungsspannung verbunden muss man sich
entscheiden wo die Masse der Versorgungsspannung liegt, legt man diese
zwischen Low-Side und Shunt dann ist doch eine isolierte
Spannungsversorgung oder eben eine Diode ähnlich Bootstrap notwendig?
Eine eigene Frage?
Dieser Thread ist über 13 Jahre alt.
Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.
ls_gateloop.jpg
(55 KB)
